交流点焊控制器与机器人控制系统的通讯设计第二章概论

第二章焊接机器人通讯及CPLD原理

2.1焊接机器人通讯原理

焊接机器人系统是一个多机分布式系统，机器人、焊接装置和相应的辅助、监控设备构成了焊接加工单元，单元的各个部分都是彼此独立的，需要依靠串行通信把各部分信号集成起来。串行通信是把组成信息的各个码位在同一根传输线上，从低位到高位，逐位地、顺序地进行传送的通信方式，所用的传输线少，一个方向上只须一条传输线，采用串行方式进行近距离交换数据很普遍，由于还可以借助某些现成的通信网进行信息传送，因此也适合于远距离传送。在实时控制和管理方面，采用多台微处理机组成分级分布控制系统中，各CPU之间的通信一般都是串行方式。所以串行接口是微机应用系统常用的接口。

在串行通信中，信息在一个方向上传输，只占用一根通信线，因此这根线既作数据线又作联络线，也就是说要在一根传输线上既传送数据信息，又传送联络控制信息，这就是串行通信的最首要的特点。各种串行通信都有自己的一系列约定（协议）。因此，串行通信的第二个特点是它的信息格式有固定的要求，分异步和同步信息格式，与此相应，就有异步通信和同步通信两种方式。第三个特点是串行通信中在传输线上对信息的逻辑定义与TTL不兼容，因此，需要进行逻辑电平转换。

常用的串行总线接口标准有RS-232C、RS-422和RS-485 。

RS-232C 驱动器与TTL 电平连接必须经过电平转换。由于RS-232C 是单端输入和单端输出, 共模噪声会耦合到正常信号中, 所以RS-232C 需要提高电平

幅值，即使如此,该标准信号的传输速率也只能达到20kb/ s , 而且最大距离仅

15m , 如果要进行更远距离的信息传输,引入的干扰更多, 必须加调制解调器和

线路分配器, 使系统扩展受限制。

RS-422/ 485是差分平衡型电路, 其输入端为双端差分放大器, 输出端为双端平衡驱动器[19]。它有几个好处: 由于输入端的差分放大作用，抵消了干扰噪声, 提高抗干扰能力；采用这种接法，两条信号线形成回路，与信号地无关，这样避免了电平偏移；双端平衡驱动器的输出端比单端不平衡驱动对电压信号放大了一

倍。RS-485 作为RS-422 的增强型版本，其负载能力、输入阻抗以及抗共模干扰能力均优于RS-422。在差分平衡系统中，一般选用双绞线作为信号传输介质。由于双绞线在长度方向上完全对称，因而它们所受的外界干扰完全相同，在很大程度上抵消了差模干扰信号的影响。而以共模方式出现的干扰信号，在接收器的输入端受到了抑制，所以能实现信号的可靠传送。这两种标准都是目前工业环境下既经济又实用的串行接口标准。

通讯接口中还有数字I/O通讯方式，对于不需要传输大量数据的情况下，可以采用数字I/O通讯方式只模拟开关量的对信号电平进行传输。

2.2 CPLD功能及原理

2.2.1 PLD发展及分类

PLD（Programmable Logic Device 可编程逻辑器件）是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。可以毫不夸张的讲，PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的电路，都可以用PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。PLD 是作为一种通用集成电路生产的，它的逻辑功能按照用户对器件编程来规定。一般的PLD的集成度很高，足以满足设计一般的数字系统的需要。这样就可以由设计人员自行编程而把一个数字系统“集成”在一片PLD上，而不必去请芯片制造厂商设计和制作专用的集成电路芯片了。通过软件仿真，可以事先验证设计的正确性。在PCB(Printed Circuit Board)完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与一或”表达式来描述，所以，PLD能以乘积和的形式完成大量的组合逻辑功能。这一阶段的产品主要有PAL(Programmable Array Logic可编程阵列逻辑)和GAL(Generic Array Logic 通用阵列逻辑)。

现在应用广泛的PLD主要是可擦写的可编程逻辑器件EPLD（Erasable Programmable Logic Device）、现场可编程门阵列FPGA（Field Programmable Gate

Array）和复杂可编程逻辑器件CPLD（Complex Programmable Logic Device）。

可编程逻辑器件EPLD是20世纪80年代中期Aletra公司推出的基于EPROM(Erasable Programmable ROM 可擦除可编程ROM)和CMOS技术的PLD，后来发展到采用EECMOS工艺制作的PLD。从某种意义上讲，EPLD是改进的GAL，基本逻辑单元是宏单元。宏单元是由可编程的与阵列、可编程寄存器和可编程I/O三部分组成的。它在GAL基础上大量增加输出宏单元为数目，提供更大的与阵列，灵活性较GAL有较大改善，集成密度大幅度提高，内部连线相对固定，延时小，有利于器件在高频率下工作，但内部互连能力十分弱。

现场可编程门阵列FPGA是Xilinx公司1985年首家推出的，它是一种新型的高密度PLD，采用CMOS-SRAM工艺制作。FPGA的结构与门阵列不同，其内部由许多独立的可编程逻辑模块组成，逻辑块之间可以灵活地相互连接。FPGA 的结构一般分为三部分：可编程逻辑块、可编程I/O模块和可编程内部连线。配置数据存放在片内的SRAM或者熔丝图上，基于SRAM的FPGA器件工作前需要从芯片外部加载配置数据。配置数据可以存储在片外的EPROM或者计算机上，设计人员可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场可编程。FPGA出现后受到电子设计工程师的普遍欢迎，发展十分迅速。

复杂可编程逻辑器件CPLD是20世纪80年代末Lattice公司提出了在线可编程ISP（In System Programmability）技术以后，于20世纪90年代初出现的。CPLD是在EPLD的基础上发展起来的，采用EEPROM工艺制作。与EPLD相比，增加了内部连线，对逻辑单元和I/O单元也有非常大的改进。CPLD至少包含三种结构：可编程逻辑宏单元、可编程I/O单元和可编程内部连线。部分CPLD 器件内部还集成了RAM、双口RAM存储器，以适应DSP应用设计要求[20]。

2.2.2 FPGA/CPLD的选择比较

由于FPGA/CPLD的集成规模非常大，可利用先进的EDA（Electronic Design Automation，电子设计自动化）工具进行电子设计和产品开发。由于开发工具的通用性、设计语言的标准化以及设计过程几乎与所用器件的硬件结构没有关系，因而设计开放成功的各类逻辑功能块软件有很好的兼容性和可移植性[21]。与ASIC（Application Specific Integrated Circuit 专用集成电路）设计相比，FPGA/CPLD显著的优势是开发周期短、投资风险小、产品上市速度快、市场适