集成电路的制造工艺流程.
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
SiO2 P+ N-epi P+ N-epi
N+-BL N+-BL
P+
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—P+扩散(B)
第三次光刻—P型基区扩散孔
决定NPN管的基区扩散位置范围 SiO2 P P+
N+-BL
P P+ N-epi
N+-BL
P+
P-SUB 去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B)
三、IC构装制程
• IC構裝製程（Packaging）：利用塑膠 或陶瓷包裝晶粒與配線以成積體電路 • 目的：是為了製造出所生產的電路的保 護層，避免電路受到機械性刮傷或是高 溫破壞。
半导体制造工艺分类
MOS型 双极型
PMOS型
NMOS型
CMOS型
饱和型
非饱和型
BiMOS
TTL
I2L
ECL/CML
• 2。阱区注入及推进，形成阱区
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 3。去除SiO2，长薄氧，长Si3N4
PN-Si
Si3N4
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 4。光II---有源区光刻
PN-Si
Si3N4
CMOS集成电路工艺 --以P阱硅栅CMOS为例
P+
集成电路中电阻5
MOS中多晶硅电阻
SiO2
多晶硅
氧化层
Si
其它：MOS管电阻
集成电路中电容1
ASiO2 P+ N+E N+-BL P+-I N
B+
AP+
B+
P-SUB
Cjs
发射区扩散层—隔离层—隐埋层扩散层PN电容
集成电路中电容2
N+
MOS电容
SiO2 P+
AL N+ N-epi P-SUB P+
半导体制造工艺分类
• 三 Bi-CMOS工艺： A 以CMOS工艺为基础 P阱 N阱 B 以双极型工艺为基础
双极型集成电路和MOS集成电 路优缺点
双极型集成电路 中等速度、驱动能力强、模拟精度高、功耗比 较大 CMOS集成电路
低的静态功耗、宽的电源电压范围、宽的输出电压幅 度（无阈值损失），具有高速度、高密度潜力；可与 TTL电路兼容。电流驱动能力低
B+
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 10。光Ⅶ---N管场区光刻，N管场区注入， 形成NMOS的源、漏区及N+保护环。
As 光刻胶
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 11。长PSG（磷硅玻璃）。
PSG N+ N+
N-Si
P+
P+பைடு நூலகம்
P-
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 12。光刻Ⅷ---引线孔光刻。
PSG N+ N+
N-Si
P+
P+
P-
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 13。光刻Ⅸ---引线孔光刻（反刻AL）。
PSG
S
VDD
D
N+ N+ PN-Si
P+
P+ IN
P
OUT D
N S
集成电路中电阻1
基区扩散电阻
SiO2 P+ P N-epi N+-BL R+ RVCC N+
外延层淀积
1。VPE（Vaporous phase epitaxy) SiCl4+H2→Si+HCl 2。氧化 Tepi>Xjc+Xmc+TBL-up+tepi-ox 气相外延生长硅
SiO2
N-epi
N+-BL N+-BL
P-SUB
第二次光刻—P+隔离扩散孔
• 在衬底上形成孤立的外延层岛,实现元件的隔离.
半导体制造环境要求
• 主要污染源：微尘颗粒、中金属离子、有 机物残留物和钠离子等轻金属例子。 • 超净间：洁净等级主要由 微尘颗粒数/m3
0.1um I级 35 10 级 350 100级 NA 1000级 NA
0.2um 0.3um 0.5um 7.5 3 1 75 30 10 750 300 100 NA NA 1000
第一次光刻—N+埋层扩散孔
• 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响
要求： 1。 杂质浓度大 2。高温时在Si中的扩散系数小， 以减小上推 3。 与衬底晶格匹配好，以减小应力 SiO2 N+-BL P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
二、晶圆针测制程
• 经过Wafer Fab之制程後，晶圆上即形成 一格格的小格 ，我们称之为晶方或是晶粒 （Die），在一般情形下，同一片晶圆上 皆制作相同的晶片，但是也有可能在同一 片晶圆 上制作不同规格的产品；这些晶圆 必须通过晶片允收测试，晶粒将会一一经 过针测（Probe）仪器以测试其电气特性， 而不合格的的晶粒将会被标上记号（Ink Dot），此程序即 称之为晶圆针测制程 （Wafer Probe）。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒
Al
微电子制造工艺
IC常用术语
圆片：硅片 芯片(Chip, Die)： 6、8 ：硅（园）片直径：1 ＝25.4mm 6150mm; 8200mm; 12300mm; 亚微米<1m的设计规范
深亚微米<=0.5 m的设计规范
0.5 m 、 0.35 m －设计规范（最小特征尺寸） 布线层数：金属（掺杂多晶硅）连线的层数。 集成度：每个芯片上集成的晶体管数
• 7。光Ⅳ---p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅。
B+
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 8。光Ⅴ---多晶硅光刻，形成多晶硅栅及 多晶硅电阻
多晶硅 PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 9。光ⅤI---P+区光刻，P+区注入。形成 PMOS管的源、漏区及P+保护环。
• 5。光III---N管场区光刻，N管场区注入， 以提高场开启，减少闩锁效应及改善阱 的接触。
B+ 光刻胶
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 6。光III---N管场区光刻，刻出N管场区 注入孔； N管场区注入。
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
5.0um NA NA NA 7
半导体元件制造过程
前段（Front End）制程---前工序 晶圆处理制程（Wafer Fabrication； 简称 Wafer Fab）
典型的PN结隔离的掺金TTL电路工艺流程
衬底制备 基区光刻 基区扩散 一次氧化 再氧化 再分布及氧化 隐埋层光刻 隔离扩散 发射区光刻 隐埋层扩散 隔离光刻 背面掺金 外延淀积 热氧化 发射区扩散
一、晶圆处理制程
• 晶圆处理制程之主要工作为在矽晶圆上制作电路与 电子元件（如电晶体、电容体、逻辑闸等），为上 述各制程中所需技术最复杂且资金投入最多的过程 ， 以微处理器（Microprocessor）为例，其所需处理 步骤可达数百道，而其所需加工机台先进且昂贵， 动辄数千万一台，其所需制造环境为为一温度、湿 度与 含尘（Particle）均需控制的无尘室（CleanRoom），虽然详细的处理程序是随著产品种类与所 使用的技术有关；不过其基本处理步骤通常是晶圆 先经过适 当的清洗（Cleaning）之後，接著进行氧 化（Oxidation）及沈积，最後进行微影、蚀刻及离 子植入等反覆步骤，以完成晶圆上电路的加工与制 作。
半导体制造工艺分类
• 一 双极型IC的基本制造工艺： • A 在元器件间要做电隔离区（PN结隔离、 全介质隔离及PN结介质混合隔离） ECL（不掺金） （非饱和型） 、 TTL/DTL （饱和型） 、STTL （饱和型） B 在元器件间自然隔离 I2L（饱和型）
半导体制造工艺分类
• 二 MOSIC的基本制造工艺： 根据栅工艺分类 • A 铝栅工艺 • B 硅 栅工艺 • 其他分类 1 、（根据沟道） PMOS、NMOS、CMOS 2 、（根据负载元件）E/R、E/E、E/D
IC工艺常用术语
净化级别：Class 1, Class 10, Class 10,000 每立方米空气中含灰尘的个数 去离子水 氧化 扩散 注入 光刻
…………….
生产工厂简介
PSI
Fab Two was completed January 2, 1996 and is a "State of the Art" facility. This 2,200 square foot facility was constructed using all the latest materials and technologies. In this set of cleanrooms we change the air 390 times per hour, if you do the math with ULPA filtration this is a Class One facility. We have had it tested and it does meet Class One parameters (without any people working in it). Since we are not making microprocessors here and we don't want to wear "space suits", we run it as a class 10 fab. Even though it consistently runs well below Class Ten.
铝合金
淀积钝化层
反刻铝
压焊块光刻
铝淀积
中测
接触孔光刻
再分布及氧化
横向晶体管刨面图
B C P E P P+
P+
N
P
PNP
纵向晶体管刨面图
C B P N P E
N+
C
B N
E
p+
NPN
PNP
NPN晶体管刨面图
SiO2 B E N+ C AL P N-epi N+-BL
P+
P+
P-SUB
1.衬底选择
半导体制造工艺流程
半导体相关知识
• 本征材料：纯硅 9-10个9 250000Ω.cm • N型硅： 掺入V族元素--磷P、砷As、锑 Sb • P型硅： 掺入 III族元素—镓Ga、硼B • PN结：
- - ++ P - - + N - - ++
半导体元件制造过程可分为
• 前段（Front End）制程 晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）、 晶圆针测制程（Wafer Probe）； • 後段（Back End） 构装（Packaging）、 测试制程（Initial Test and Final Test）
P型Si ρ 10Ω.cm 111晶向,偏离2O~5O
晶圆（晶片） 晶圆（晶片）的生产由砂即（二氧化硅）开始， 经由电弧炉的提炼还原成 冶炼级的硅，再经由 盐酸氯化，产生三氯化硅，经蒸馏纯化后，透 过慢速分 解过程，制成棒状或粒状的「多晶 硅」。一般晶圆制造厂，将多晶硅融解 后，再 利用硅晶种慢慢拉出单晶硅晶棒。一支85公分 长，重76.6公斤的 8寸 硅晶棒，约需 2天半 时间长成。经研磨、抛光、切片后，即成半导 体之原料 晶圆片
N+-BL P-SUB
SiO2
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—蒸铝
CMOS工艺集成电路
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 1。光刻I---阱区光刻，刻出阱区注入孔
SiO2
N-Si
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
第四次光刻—N+发射区扩散孔
• 集电极和N型电阻的接触孔,以及外延层的反偏孔。 • Al—N-Si 欧姆接触：ND≥1019cm-3，
N+
P+
P
N+-BL
SiO2 P+
P+
P N-epi
N+-BL
P-SUB 去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—扩散
第五次光刻—引线接触孔
•
P
N+-BL
SiO2 P+
N-epi P+ N-epi
P
N+-BL
N+
P+
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗
第六次光刻—金属化内连线：反刻铝
•
AL P N+-BL P
P+
N-epiP+N-epi
N+ P+
AL
P+ P-SUB
集成电路中电阻2
发射区扩散电阻
SiO2 P+ N+ R N-epi N+-BL P-SUB
R
P+
集成电路中电阻3
基区沟道电阻
SiO2 P+ P R N+ R
N-epi
N+-BL P-SUB
P+
集成电路中电阻4
外延层电阻
SiO2 P+ R P N-epi P-SUB N+ R
N+-BL N+-BL
P+
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—P+扩散(B)
第三次光刻—P型基区扩散孔
决定NPN管的基区扩散位置范围 SiO2 P P+
N+-BL
P P+ N-epi
N+-BL
P+
P-SUB 去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B)
三、IC构装制程
• IC構裝製程（Packaging）：利用塑膠 或陶瓷包裝晶粒與配線以成積體電路 • 目的：是為了製造出所生產的電路的保 護層，避免電路受到機械性刮傷或是高 溫破壞。
半导体制造工艺分类
MOS型 双极型
PMOS型
NMOS型
CMOS型
饱和型
非饱和型
BiMOS
TTL
I2L
ECL/CML
• 2。阱区注入及推进，形成阱区
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 3。去除SiO2，长薄氧，长Si3N4
PN-Si
Si3N4
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 4。光II---有源区光刻
PN-Si
Si3N4
CMOS集成电路工艺 --以P阱硅栅CMOS为例
P+
集成电路中电阻5
MOS中多晶硅电阻
SiO2
多晶硅
氧化层
Si
其它：MOS管电阻
集成电路中电容1
ASiO2 P+ N+E N+-BL P+-I N
B+
AP+
B+
P-SUB
Cjs
发射区扩散层—隔离层—隐埋层扩散层PN电容
集成电路中电容2
N+
MOS电容
SiO2 P+
AL N+ N-epi P-SUB P+
半导体制造工艺分类
• 三 Bi-CMOS工艺： A 以CMOS工艺为基础 P阱 N阱 B 以双极型工艺为基础
双极型集成电路和MOS集成电 路优缺点
双极型集成电路 中等速度、驱动能力强、模拟精度高、功耗比 较大 CMOS集成电路
低的静态功耗、宽的电源电压范围、宽的输出电压幅 度（无阈值损失），具有高速度、高密度潜力；可与 TTL电路兼容。电流驱动能力低
B+
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 10。光Ⅶ---N管场区光刻，N管场区注入， 形成NMOS的源、漏区及N+保护环。
As 光刻胶
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 11。长PSG（磷硅玻璃）。
PSG N+ N+
N-Si
P+
P+பைடு நூலகம்
P-
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 12。光刻Ⅷ---引线孔光刻。
PSG N+ N+
N-Si
P+
P+
P-
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 13。光刻Ⅸ---引线孔光刻（反刻AL）。
PSG
S
VDD
D
N+ N+ PN-Si
P+
P+ IN
P
OUT D
N S
集成电路中电阻1
基区扩散电阻
SiO2 P+ P N-epi N+-BL R+ RVCC N+
外延层淀积
1。VPE（Vaporous phase epitaxy) SiCl4+H2→Si+HCl 2。氧化 Tepi>Xjc+Xmc+TBL-up+tepi-ox 气相外延生长硅
SiO2
N-epi
N+-BL N+-BL
P-SUB
第二次光刻—P+隔离扩散孔
• 在衬底上形成孤立的外延层岛,实现元件的隔离.
半导体制造环境要求
• 主要污染源：微尘颗粒、中金属离子、有 机物残留物和钠离子等轻金属例子。 • 超净间：洁净等级主要由 微尘颗粒数/m3
0.1um I级 35 10 级 350 100级 NA 1000级 NA
0.2um 0.3um 0.5um 7.5 3 1 75 30 10 750 300 100 NA NA 1000
第一次光刻—N+埋层扩散孔
• 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响
要求： 1。 杂质浓度大 2。高温时在Si中的扩散系数小， 以减小上推 3。 与衬底晶格匹配好，以减小应力 SiO2 N+-BL P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
二、晶圆针测制程
• 经过Wafer Fab之制程後，晶圆上即形成 一格格的小格 ，我们称之为晶方或是晶粒 （Die），在一般情形下，同一片晶圆上 皆制作相同的晶片，但是也有可能在同一 片晶圆 上制作不同规格的产品；这些晶圆 必须通过晶片允收测试，晶粒将会一一经 过针测（Probe）仪器以测试其电气特性， 而不合格的的晶粒将会被标上记号（Ink Dot），此程序即 称之为晶圆针测制程 （Wafer Probe）。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒
Al
微电子制造工艺
IC常用术语
圆片：硅片 芯片(Chip, Die)： 6、8 ：硅（园）片直径：1 ＝25.4mm 6150mm; 8200mm; 12300mm; 亚微米<1m的设计规范
深亚微米<=0.5 m的设计规范
0.5 m 、 0.35 m －设计规范（最小特征尺寸） 布线层数：金属（掺杂多晶硅）连线的层数。 集成度：每个芯片上集成的晶体管数
• 7。光Ⅳ---p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅。
B+
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 8。光Ⅴ---多晶硅光刻，形成多晶硅栅及 多晶硅电阻
多晶硅 PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 9。光ⅤI---P+区光刻，P+区注入。形成 PMOS管的源、漏区及P+保护环。
• 5。光III---N管场区光刻，N管场区注入， 以提高场开启，减少闩锁效应及改善阱 的接触。
B+ 光刻胶
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 6。光III---N管场区光刻，刻出N管场区 注入孔； N管场区注入。
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
5.0um NA NA NA 7
半导体元件制造过程
前段（Front End）制程---前工序 晶圆处理制程（Wafer Fabrication； 简称 Wafer Fab）
典型的PN结隔离的掺金TTL电路工艺流程
衬底制备 基区光刻 基区扩散 一次氧化 再氧化 再分布及氧化 隐埋层光刻 隔离扩散 发射区光刻 隐埋层扩散 隔离光刻 背面掺金 外延淀积 热氧化 发射区扩散
一、晶圆处理制程
• 晶圆处理制程之主要工作为在矽晶圆上制作电路与 电子元件（如电晶体、电容体、逻辑闸等），为上 述各制程中所需技术最复杂且资金投入最多的过程 ， 以微处理器（Microprocessor）为例，其所需处理 步骤可达数百道，而其所需加工机台先进且昂贵， 动辄数千万一台，其所需制造环境为为一温度、湿 度与 含尘（Particle）均需控制的无尘室（CleanRoom），虽然详细的处理程序是随著产品种类与所 使用的技术有关；不过其基本处理步骤通常是晶圆 先经过适 当的清洗（Cleaning）之後，接著进行氧 化（Oxidation）及沈积，最後进行微影、蚀刻及离 子植入等反覆步骤，以完成晶圆上电路的加工与制 作。
半导体制造工艺分类
• 一 双极型IC的基本制造工艺： • A 在元器件间要做电隔离区（PN结隔离、 全介质隔离及PN结介质混合隔离） ECL（不掺金） （非饱和型） 、 TTL/DTL （饱和型） 、STTL （饱和型） B 在元器件间自然隔离 I2L（饱和型）
半导体制造工艺分类
• 二 MOSIC的基本制造工艺： 根据栅工艺分类 • A 铝栅工艺 • B 硅 栅工艺 • 其他分类 1 、（根据沟道） PMOS、NMOS、CMOS 2 、（根据负载元件）E/R、E/E、E/D
IC工艺常用术语
净化级别：Class 1, Class 10, Class 10,000 每立方米空气中含灰尘的个数 去离子水 氧化 扩散 注入 光刻
…………….
生产工厂简介
PSI
Fab Two was completed January 2, 1996 and is a "State of the Art" facility. This 2,200 square foot facility was constructed using all the latest materials and technologies. In this set of cleanrooms we change the air 390 times per hour, if you do the math with ULPA filtration this is a Class One facility. We have had it tested and it does meet Class One parameters (without any people working in it). Since we are not making microprocessors here and we don't want to wear "space suits", we run it as a class 10 fab. Even though it consistently runs well below Class Ten.
铝合金
淀积钝化层
反刻铝
压焊块光刻
铝淀积
中测
接触孔光刻
再分布及氧化
横向晶体管刨面图
B C P E P P+
P+
N
P
PNP
纵向晶体管刨面图
C B P N P E
N+
C
B N
E
p+
NPN
PNP
NPN晶体管刨面图
SiO2 B E N+ C AL P N-epi N+-BL
P+
P+
P-SUB
1.衬底选择
半导体制造工艺流程
半导体相关知识
• 本征材料：纯硅 9-10个9 250000Ω.cm • N型硅： 掺入V族元素--磷P、砷As、锑 Sb • P型硅： 掺入 III族元素—镓Ga、硼B • PN结：
- - ++ P - - + N - - ++
半导体元件制造过程可分为
• 前段（Front End）制程 晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）、 晶圆针测制程（Wafer Probe）； • 後段（Back End） 构装（Packaging）、 测试制程（Initial Test and Final Test）
P型Si ρ 10Ω.cm 111晶向,偏离2O~5O
晶圆（晶片） 晶圆（晶片）的生产由砂即（二氧化硅）开始， 经由电弧炉的提炼还原成 冶炼级的硅，再经由 盐酸氯化，产生三氯化硅，经蒸馏纯化后，透 过慢速分 解过程，制成棒状或粒状的「多晶 硅」。一般晶圆制造厂，将多晶硅融解 后，再 利用硅晶种慢慢拉出单晶硅晶棒。一支85公分 长，重76.6公斤的 8寸 硅晶棒，约需 2天半 时间长成。经研磨、抛光、切片后，即成半导 体之原料 晶圆片
N+-BL P-SUB
SiO2
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—蒸铝
CMOS工艺集成电路
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 1。光刻I---阱区光刻，刻出阱区注入孔
SiO2
N-Si
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
第四次光刻—N+发射区扩散孔
• 集电极和N型电阻的接触孔,以及外延层的反偏孔。 • Al—N-Si 欧姆接触：ND≥1019cm-3，
N+
P+
P
N+-BL
SiO2 P+
P+
P N-epi
N+-BL
P-SUB 去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—扩散
第五次光刻—引线接触孔
•
P
N+-BL
SiO2 P+
N-epi P+ N-epi
P
N+-BL
N+
P+
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗
第六次光刻—金属化内连线：反刻铝
•
AL P N+-BL P
P+
N-epiP+N-epi
N+ P+
AL
P+ P-SUB
集成电路中电阻2
发射区扩散电阻
SiO2 P+ N+ R N-epi N+-BL P-SUB
R
P+
集成电路中电阻3
基区沟道电阻
SiO2 P+ P R N+ R
N-epi
N+-BL P-SUB
P+
集成电路中电阻4
外延层电阻
SiO2 P+ R P N-epi P-SUB N+ R