毕业论文设计EDA课设数字钟
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
课程设计任务书
学生:董勇涛专业班级:电子科学与技术0902班
指导教师:梁小宇工作单位:信息工程学院
题目: 数字钟
设计目的:
1、掌握在QuartusⅡ软件的使用方法,并能熟练的在QuartusⅡ环境中运用VHDL 语言完成一些简单程序的设计;
2、掌握数字钟的主要功能与在FPGA中的实现方法。
要求完成的主要任务:
1、课程设计工作量:1周。
2、技术要求:
(1)设计一个6位LED动态扫描显示的数字钟,根据一个控制键能选择显示时、分、秒或年、月、日;
(2)通过拨码开关可以进行时、分、年、月、日的调整,可以实现翻屏;
3、查阅至少5篇参考文献。按《理工大学课程设计工作规》要求撰写设计报告书。
全文用A4纸打印,图纸应符合绘图规。
时间安排:
1、2012 年6 月11日集中,作课设具体实施计划与课程设计报告格式的要求说
明。
2、2012 年6 月12日至2012 年6 月15日查阅相关资料,学习电路的工作
原理。
3、2012 年6 月17 日至2012 年 6 月19 日,方案选择和电路设计。
4、2012 年6 月20 日至2012 年 6 月21 日,电路调试和设计说明书撰写。
5、2011 年6 月22日上交课程设计成果及报告,同时进行答辩。
指导教师签名:年月日
系主任(或责任教师)签名:年月日
目录
摘要............................................................................................................... I Abstract ......................................................................................................... II
1 绪论 (1)
2 设计容及要求 (1)
2.1设计目的及主要任务 (1)
2.1.1设计目的 (1)
2.1.2 设计任务及要求 (1)
2.2设计思想 (2)
3 数字钟的设计 (4)
3.1 设计原理与方法 (4)
3.2 单元模块设计 (4)
3.2.1 分频计模块设计 (4)
3.2.2 消抖电路模块设计 (5)
3.2.3 计数器模块设计 (5)
3.2.4 闹钟及蜂鸣器设计 (7)
3.2.5 多路复用器模块设计 (8)
3.2.6 八段译码模块设计 (8)
3.3 数字钟设计总原理图 (8)
4 编译报告 (8)
4.1 设计原理与方法 (8)
5 电路仿真与硬件调试 (9)
5.1 电路仿真 (9)
5.2 硬件调试 (10)
6 总结与心得体会 (10)
参考文献 (11)
附录 (12)
摘要
EDA技术在进入21世纪后,得到了更大的发展。在仿真和设计两方面支持标准硬件描述语言的功能越来越强大,软硬件技术也进一步得到了融合,在电子行业的产业领域、技术领域和设计应用领域得到了进一步的肯定,使得复杂电子系统的设计和验证趋于简单化。[1]
本设计是通过Quartus Ⅱ软件、VHDL语言编程及FPGA芯片来实现常见的数字钟,该数字钟可以根据一个控制键能选择显示时、分、秒或年、月、日。本设计中用8位LED 数码管显示时、分和秒,年、月、日,同时可以通过按键调整时、分、及对秒进行清零。
关键词:Quartus Ⅱ;VHDL;数字钟;
Abstract
EDA technology in the 21 century has achieved great success. In the simulation and design two aspects of hardware description language support standard function more and more powerful, software and hardware technology also further got fusion, in the electronics industry industry field, technology and design application field has been further sure, making complex electronic system design and validation tend to be simple.[1]
The design is by Quartus Ⅱ software, VHDL language programming and CPLD chip to achieve a common digital clock, the digital clock according to a control keys can choose to display hours, minutes and seconds or year, month, day, and can display scroll off. This design using 6 LED digital tube display hours, minutes and seconds, but with the 8-bit LED digital tube display year, month, day, at the same time can be adjusted through the DIP switches hour, minute, year, month and day, and on the seconds to Clear.
Keywords:Quartus Ⅱ;VHDL;Digital Clock;