实验九 计数器的设计
实验九_步长可变的加减计数器
实验九_步长可变的加减计数器实验九步长可变的加减计数器⼀、实验⽬的1.掌握加减法计数器以及特殊功能计数器的的设计原理。
2⽤VHDL语⾔设计多功能计数器。
⼆、实验原理计数分同步计数器和异步计数器，如果按⼯作原理和使⽤情况来分那就更多了。
1.加减⼯作原理加减计数也称为可逆计数，就是根据计数控制信号的不同，在时钟脉冲的作⽤下，计数器可以进⾏加1计数操作或者减1计数操作。
2.变步长⼯作原理如步长为3的加法计数器，计数状态变化为0、3、6、9、12……，步长值由输⼊端控制。
在加法计数时，当计数值达到或超过99时，在计数器下⼀个时钟脉冲过后，计数器清零；在减法计数时，当计数值达到或⼩于0时，在计数器下⼀个时钟脉冲过后，计数器也清零。
三、实验内容1 设计的计数步长可在0～79之间变化2 通过仿真或观察波形图验证设计的正确性。
3 编译下载验证结果。
四、设计提⽰1.注意IF语句的嵌套。
2.注意加减计数状态的变化，计数值由9变0（加法）及由0变9（减法）各位的变化。
由于计数器为⼗进制计数器，还应考虑进位或借位后进⾏加6及减6校正。
五、实验报告要求1.写出多模加减计数器的VHDL源程序。
2.叙述多模加减计数器的⼯作原理。
SF = ‘1’加标志，SF=’0’减标志3.画出计数器⼯作波形图.LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CHANGABLE ISPORT(CLK,RESET,SF:IN STD_LOGIC;SIZE:IN STD_LOGIC_VECTOR(6 DOWNTO 0);DO:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END ENTITY CHANGABLE;ARCHITECTURE C_SIZE OF CHANGABLE ISSIGNAL C_COUNT: STD_LOGIC_VECTOR(6 DOWNTO 0); BEGIN PROCESS(CLK,RESET,SF,SIZE)V ARIABLE TP:STD_LOGIC_VECTOR(6 DOWNTO 0); BEGINIF(RESET = '1')THENC_COUNT<=(OTHERS=>'0');ELSIF(CLK'EVENT AND CLK = '1')THENIF(SF='1')THENTP:=C_COUNT+SIZE;IF(TP>79)THENC_COUNT<=(OTHERS=>'0');ELSEC_COUNT<=C_COUNT+SIZE;END IF;ELSEIF(TP < SIZE)THENC_COUNT<=(OTHERS=>'0');ELSEC_COUNT<=C_COUNT-SIZE;END IF;END IF;END IF;DO<=C_COUNT;END PROCESS;END ARCHITECTURE C_SIZE;。
74LS160计数器(分享借鉴)
实验九74LS160计数器一、实验目的：1. 了解计数器的基本原理。
2. 掌握集成计数器芯片74LS160工作原理及应用。
二、实验原理：1、74LS160 为可预置的十进制同步计数器，其管脚图如图所示：RCO 进位输出端ENP 计数控制端QA-QD 输出端ENT 计数控制端CLK 时钟输入端CLR 异步清零端（低电平有效）LOAD 同步并行置入端（低电平有效）2、74LS160功能表：三、实验内容：1、利用同步十进制计数器74LS160接成同步七进制计数器。
设计思路：列出七进制计数器的真值表：计数顺序电路状态等效十进制进位输出CQ3 Q2 Q1 Q00 0 0 0 0 0 01 0 0 0 1 1 02 0 0 1 0 2 03 0 0 1 1 3 04 0 1 0 0 4 05 0 1 0 1 5 06 0 1 1 0 6 1设计该电路要求在6时进位，即在输出为6时给输入端置0。
由真值表的逻辑函数式：Y’= (Q’0Q1Q2Q’3)’化简得：Y= (Q1Q2)’于是得设计电路：2、试用同步十进制计数器74LS160接成16进制计数器。
设计思路：74LS160是10进制计数器，要做成16进制计数器，先要做一个比16大的计时器。
这里用两片74LS160接成一个100进制计数器，再通过置0法实现16进制计数。
设计电路：四、实验分析：1、通过本实验，让我进一步了解74LS160计数器的基本原理。
基本掌握集成计数器芯片74LS160工作原理及应用。
2、设计电路时，注意思路清晰，结果简单易懂。
实验九 集成电路多种计数器综合应用
实验九集成电路多种计数器综合应用实验目的：1. 熟练掌握使用计数器设计各种组合逻辑电路；2. 掌握集成电路常用计数器的应用；3. 学会使用多个计数器组成复杂电路。
实验器材：74161、74160、74192、74393、555、LED、电源、示波器、电路板等。
实验原理：1. 74161四位二进制同步计数器74161是一种四位二进制同步计数器，包含四个可控制异步平均器，允许给任何一个计数器载入一个初始值，正向和倒向计数以及并行或串行输出等功能。
该器件内置的四个平均器可通过集线器接入加载线，阻止下一个状态由于异步输入引发多次翻转。
同时，设有一个 LOAD 启动器，允许在任何正常计数状态下随时重新载入计数器。
2. 74160二进制同步计数器74160是一种二进制同步计数器，包含三个可控制异步平均器，允许给任何一个计数器载入一个初始值，正向和倒向计数以及并行或串行输出等功能。
该器件内置的三个平均器可通过集线器接入加载线，阻止下一个状态由于异步输入引发多次翻转。
同时，设有一个 LOAD 启动器，允许在任何正常计数状态下随时重新载入计数器。
3. 74192可编程分频器74192是一种四位二进制可编程分频器，可将输入的时钟信号输出为分频系数按二进制计数的频率，其中A、B、C、D四个输入端可根据其搭配方式分别设置16种二进制计数平率。
由于其时钟输入口可接受高速C-MOS误动或TTL输入，所以公能用于广泛的应用领域。
4. 74393双4位触发器计数器74393是一种双四位触发器计数器，由两个四位触发器组成，每个触发器都具备完整的同步的清零输入端Q0～Q3。
两个触发器的时钟输入端CLK分别接受正完值的时钟信号，两个触发器的输出端分别为Q0～Q3和Q4～Q7，并可用于级联。
5. 555串、并联工作模式555是一种常用的有源器件，可用于实现多种不同的功能，形成多种不同的计时器、振荡器等电路。
其中，555的串联工作模式是指将一只555的输出端与另一只555的复位端相连，形成一个串联输出的555计时器电路；而并联工作模式是指将多只555的输出端相连，形成一个并联输出的555计时器电路。
实验九 复杂可编程逻辑器件CPLD的使用
d 选择目标板元件பைடு நூலகம்
点击（图 9-1a）中的 Next 进入设置工程名称和保存位置（图 9-1b）对话框，在设置 好工程名称和保存路径后点击 Next 进入源文件加载对话框（图 9-1c） ，用户如果有需要加 载的源文件可以点击“add”进行加载，没有可直接点击“Next”进入目标器件选择对话 框（图 9-1d） ，在该对话框中用户应该选择目标器件，在“Family（器件系列） ”中选择 “MAX7000s”系列，在“Available device”列表中选择“EPM7128STC100-15” ，然后点
LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY halfadder2 IS PORT ( a,b : IN bit; s,c : OUT bit); END halfadder2; ARCHITECTURE behave OF halfadder2 IS BEGIN s<=((not a)and b) or (a and not(b)); c<=a and b; END behave;
就像其他宏功能器件符号一样，可以被高层设计或被其他原理图设计文件调用。 3．利用 VHDL 创建一个半加器 ①新建 VHDL 文件：与原理图输入法类似，选择菜单【File】 【New…】 ，打开新建文 件对话框如图 9-2 所示。在该对话框中选中“VHDL File” ，点击“OK” 。 ②输入 VHDL 源代码：在 Quartus II 的文本编辑输入界面中输入以下代码
S i Ai Bi C i 1 S a C i 1 C i Ai Bi ( Ai Bi )C i 1 C a S a C i 1 C a C b
实验九可逆计数器的功能测试及应用
实验九可逆计数器的功能测试及应用实验内容：1.测试74LS190和73LS191的逻辑功能，并用数码管显示，验证结果是否正确，分别画出各单元的电路图，写出各自的状态转换图。
74LS190测试电路如下图所示：（图示为加法计数状态）结果：电路能够实现十进制同步加减计数功能，当U’/D=0时，进行加法计数，在跳到0时，RCO出现短暂低电平状态，所接灯泡熄灭，MAX/MIN出现短暂高电平状态，灯发亮。
当U’/D=1时，实现减法计数，在由跳到0时，RCO短暂低电平状态所接灯泡短暂熄灭，MAX/MIN 短暂高电平状态，灯发亮。
其余时候RCO均处于高电平状态，灯亮，MAX/MIN均处于低电平状态，灯灭。
状态转换图：(顺时针方向为加法计数，逆时针方向为减法计数)74LS191测试电路如下：（图示为减法计数状态）结果：电路能够实现二进制同步加减计数功能，当U’/D=0时，进行加法计数，在跳到0时，RCO出现短暂低电平状态所接灯泡短暂熄灭，MAX/MIN出现短暂高电平状态灯短暂发亮。
当U’/D=1时，实现减法计数，在由跳到0时，RCO出现短暂低电平状态所接灯泡短暂熄灭，MAX/MIN出现短暂高电平状态，灯短暂发亮。
状态转换图：(顺时针方向为加法计数，逆时针方向为减法计数)2.测试74LS192和74LS193的逻辑功能，并用数码管显示，验证是否正确。
画出测试电路图。
74LS192测试电路：（图示为加法计数状态）结果：74LS192为双时钟同步十进制可逆计数器。
当UP接脉冲，DOWN 接1时，电路工作在加法计数状态，CO在计数跳到0时出现短暂的低电平状态，灯泡熄灭。
当UP接1，DOWN接脉冲时，电路工作在减法计数状态，BO在计数跳至0时出现短暂的低电平状态灯泡熄灭。
其余时候BO、CO均处于高电平，灯泡亮。
74LS193测试电路：（图示为减法计数状态）结果：74LS193为双时钟同步二进制可逆计数器。
当UP接脉冲，DOWN 接1时，电路工作在加法计数状态，CO在计数跳到0时出现短暂的低电平状态，灯泡熄灭。
山东交通学院集成计数器及寄存器实验报告
实验九 集成计数器及寄存器一、实验目的1、熟悉集成计数器逻辑功能和各控制端作用。
2、掌握计数使用方法。
二、实验原理常用的各种进制的计数器已有技术成熟的集成电路。
74LS290是二-五-十进制异步计数器。
逻辑简图为图9-1所示。
其功能如下：有两个独立的下降沿触发计数器，清零端和置9端两计数器共用。
模二计数器（即二进制计数器）的时钟端为CP A （CP 1），输出端为Q A 。
模五计数器的时钟端为CP B （CP 2）输出端由高位到低位依次为Q D 、Q C 、Q B ，当S 9（1）·S 9（2）=1时，则输出Q D 、Q C 、Q B 、Q A 为1001，完成置9功能；当R 0（1）·R 0（2）=1，且S 9（1）·S 9（2）=0时，输出为0000，完成置0功能；当S 9（1）·S 9（2）=0时，执行计数操作。
74LS290也可以接成模10计数器，其接法有两种，如图9-2(A)，(B)所示。
图9-2（A ）输出为8421 BCD 码，高低位顺序是Q D 、Q B 、Q C 、Q A 。
图9-2（B ）输出为5421 BCD 码，高低位顺序是Q A 、Q D 、Q C 、Q B 。
图9-1 74LS290逻辑简图图9-2 模10计数器用多片集成计数器串接（级连）起来可进行多位数的计数。
以十进制计数器为例，第一片做个位数计数器，第二片进行十位数计数。
一般说来，几片计数器可进行几位计数。
采用脉冲反馈法（称复位法或置位法），可用集成计数器组成任意模（M ）计数器。
图9-3是用74LS290实现模7计数器的两种方案，图（A ）采用复位法，即计数计到M 异步清0，图（B ）采用置位法，即计数到M-1异步置0。
图9-3 74LS290实现模7计数器图9-4 45进制计数器当要实现十以上进制的计数器时可将多片级连使用。
图9-4是45进制计数的一种方案，输出为8421BCD码。
实验九 直流电机的PWM控制电路(2011)OK
实验九直流电机的PWM控制电路一、实验目的1．学习PWM的FPGA控制原理。
2．掌握直流电机PWM控制电路的控制原理和设计方法。
二、预习要求1．仔细阅读实验指导，了解直流电机的PWM控制原理，掌握直流电机PWM控制电路的设计思路和设计方法。
2．分别设计转速控制电路、旋转方向控制电路和转速测量电路，并对各部分电路进行时序仿真。
3．设计顶层图形文件，进行时序仿真。
4．对顶层设计文件进行引脚锁定。
5．在预习报告中绘制表格，以便下载后记录数码管8显示的电机转速档位和数码管5、4、2、1显示的转速值。
三、实验内容1．设计直流电机控制电路，使之控制直流电机的转速和旋转方向。
直流电机的转速分为4档，0档为不运转，1～3档转速依次增加，通过按键控制直流电机的转速，并用数码管显示当前的转速档位。
在直流电机上方提供了红外光电电路，可以测量直流电机的转速。
根据频率计原理，设计转速测量电路，并通过数码管显示测量结果。
通过按键控制直流电机旋转的方向。
使电路具有系统复位功能。
进行模块划分和设计，对各个模块进行仿真验证，深入理解直流电机的控制方法。
2．在GW48-SOPC+实验箱上进行设计的下载和验证。
设置实验箱工作在模式7（按键1、4、7按下时输出均为单脉冲，已经过消抖，高有效）。
使用按键4控制直流电机的转速，每按下该按键，则转速在1、2、3、0四档间循环变化（0档为不旋转）。
在直流电机旋转过程中，使用按键1控制直流电机旋转的方向，初始时为逆时针旋转（反转）；当按下按键1，则变为顺时针旋转（正转）；再次按下按键1，又变为反转……。
使用按键7进行系统复位，按下此键则电机停止运转。
由数码管8显示当前的转速档位值。
用数码管5、4、2、1以十进制显示转速测量结果。
四、实验原理1．直流电机的工作原理直流电机是一种重要的执行机构，被广泛应用于各种机械设备中。
它使用直流电流作为驱动电流。
直流电机内部主要由主磁极、绕组线圈、换向片、电刷等部件构成，其结构如图2. 1所示。
实验9-LED数字显示电路实验
检测时钟脉冲，若振荡波形不稳定可在电源端 检测时钟脉冲， 对地跨接一个0.1F的电容。 的电容。 （VCC）对地跨接一个 的电容
2、十进制计数器 使用74LS390 ，接好后将时钟输入，4个输出 接好后将时钟输入， 使用 端可见 BCD 码的输出波形； 码的输出波形； 七段译码器与LED数码管按下图连接好电路，限 数码管按下图连接好电路， 3、七段译码器与 数码管按下图连接好电路 流电阻取75欧姆； 75欧姆 流电阻取75欧姆； 把十进制计数器的四个输出端分别与七段译码 器对应的四个输入端正确连接好，如果连接正确， 器对应的四个输入端正确连接好，如果连接正确， 数码管应显示 8 字。如果把时钟电路的 Ct 取成 10F 数码管应显示从 10 ，则数码管应显示从 0 到 9 十个变化的数 字。
ledled数码管共阳极或共阴极数码管共阳极或共阴极ledled我们把数字万用表的测量开关旋转至测量二极管的档位测量表笔的正极与数码管的公共端连接测量表笔的负极与其它任一端依次连接这样可以来判断led数码管是否为共阳极数码管
实验九
LED数码管显示电路实验 数码管显示电路实验
一、实验目的
数码管的检测与 检测与使用 1、掌握 LED 数码管的检测与使用 2、熟悉 BCD 计数器与七段译码器的关系 3、了解 RC 时钟振荡电路
时钟频率由R 决定， 时钟频率由 t Ct决定，即： 实验时R 实验时 t=100K ， Ct=0.01F，用来检测十进制计数器的 位（Q3Q2Q1Q0） ，用来检测十进制计数器的4位 的输出波形 Ct=10F，用来检测 ，用来检测LED数码管显示的准确性； 数码管显示的准确性
三、实验步骤
本实验使用＋ 电源 本实验使用＋5V电源 1、调试时钟 按上页的原理图连接电路， 100K， 按上页的原理图连接电路，电阻 Rt 取100K， 反相器使用74HC14 管脚见下图， 74HC14， Ct 取0.01F ，反相器使用74HC14，管脚见下图， 其余4个非门的输入端接地 个非门的输入端接地； 其余 个非门的输入端接地；
数字逻辑电路实验指导书.
数字逻辑电路实验指导书2013年6月前言数字逻辑电路是计算机科学与技术及相关专业的一门专业基础课，是一门重点课程。
在计算机硬件的各个领域中均会用到数字逻辑的有关知识。
本实验课程的主要目的是使学生通过实验手段掌握各种集成电路及其设计，同时训练学生一定的实验动手能力，也使学生系统科学地受到分析问题和解决问题的训练。
本实验指导书的内容主要包括门电路逻辑功能及测试、组合逻辑电路的分析与设计、译码器、选择器、触发器、计数器、时序逻辑电路的分析与设计等的综合实验。
实验的重点是通过实验认识并验证各种集成芯片工作原理及其相关注意事项；实验的难点也在于用所学知识设计综合性实验。
数字逻辑电路实验作为计算机各专业数字逻辑课程的一个重要环节。
在这一环接中，数字逻辑侧重讨论各种集成芯片，学会设计简单的电路。
因此，它的先修课程是计算机基础、离散数学、大学物理、模拟电子线路等。
本实验指导书以素质教育为目标，力求使学生通过实验加深对基础知识的理解，同时强化实际的动手能力，切实做到理论与实际应用相结合。
本书中所涉及的实验都是以启东市东疆计算机有限公司生产的DJ-SD型数字逻辑实验箱为模板进行讲解，由于编者水平有限，书中难免存在纰漏之处，恳请各位同仁赐教。
实验须知数字逻辑电路实验课程是一门专业基础课，具有很强的实践性，是数字逻辑电路教学中必不可少的环节。
使学生通过实验手段掌握各种集成电路及其设计，同时训练学生一定的实验动手能力，也使学生系统科学地受到分析问题和解决问题的训练，为后续专业课的学习打下坚实的基础。
在实验的过程中需要注意一下两点问题：一、实验要求：1．做好课前的预习准备工作。
为了能够保证实验的顺利进行，且提高实验效率，实验前必须做好充分的预习，仔细阅读将要做的实验内容，复习相关理论知识，明确实验目的和要求，熟悉实验要用到的芯片功能及各引脚的作用，熟悉实验原理、实验步骤和实验注意事项，对思考题、实验的结果和可能出现的问题进行分析和预估，并将相应的预习结果记录下来，以备使用。
实验九饮料机控制电路设计
实验九饮料机控制电路设计一、实验目的1．进一步掌握计数器的设计方法；2．掌握component、port map语句和package语句的使用方法；3．掌握层次化的电路描述方法。
二、设计描述及方法1．设计电路的接口描述clk：时钟输入信号；reset：复位输入信号；get_drink：取饮料输入控制信号；give_drink：给饮料输出控制信号；empty：饮料数量空指示信号；get_cola：取饮料cola的输入控制信号；give_cola：给饮料cola的输入控制信号；get_diet：取饮料diet的输入控制信号；give_diet：取饮料diet的输出控制信号；refill_bins：所有饮料数量均为空的输出指示信号；2．电路设计基本方法整个电路由单一饮料控制电路模块binctr.vhd和顶层电路模块refill.vhd组成；其中顶层电路模块中包含两种饮料控制电路，一种饮料为cola，另一种饮料为diet。
其中每一种饮料的最大数量为3，当两种饮料的剩余数量均为0时使refill_bins置1。
binctr.vhd 控制电路以递减计数器为基础，并将该模块作为一个component包含在package中。
三、设计步骤1．完成单一饮料控制电路模块binctr的VHDL描述，并对其进行波形仿真，确定结果正确。
可通过一个process进程来实现。
2．使用component语句将上述设计实体构成一component模块，同时使用package语句将该component模块包含在package中，package名为binctr_pkg。
3．在顶层模块refill中通过use work.binctr_pkg.all;语句将所生成的binctr_pkg包中的模块包括进来，通过port map语句实例化并完成两个模块的管脚对应关系描述，对整个顶层模块进行波形仿真，确定结果正确。
四、硬件验证1．选择实验电路结构6对该设计进行硬件验证。
EDA四位二进制异步计数器
实验九异步计数器一、实验目的l、掌握异步计数器的工作原理；2、用VHDL语言设计异步计数器；3、用结构描述来设计异步计数器及和行为描述相比较。
二、实验原理异步计数器的工作原理如下图，通常由于采用异步时钟，工作延时比较大。
三、实验内容l、用VHDL语言设计四位异步计数器2、通过仿真或观察波形图验证设计的正确性3、编译下载验证结果四、程序和仿真波形：1、程序：library ieee;use ieee.std_logic_1164.all;entity test9 isport(clk1,clr1,d1:in std_logic;--q_n:out std_logic_vector(4 downto 0);q:out std_logic_vector(3 downto 0));end test9;architecture aa of test9 iscomponent d_ffport(d,clk,res:in std_logic;q,q_n:out std_logic);end component;--signal q1:std_logic_vector(3 downto 0);signal q1_n:std_logic_vector(3 downto 0);signal clk_20hz:std_logic;signal key_flag:std_logic :='0';begindff1:d_ff port map (q1_n(0),key_flag,clr1,q(0),q1_n(0)); a:for i in 1 to 3 generatedff1:d_ff port map(q1_n(i),q1_n(i-1),clr1,q(i),q1_n(i)); end generate a;process(clk1)variable num1:integer range 0 to 29999 :=0;beginif clk1'event and clk1='1' thenif num1=29999 thennum1:=0;clk_20hz<=not clk_20hz;else num1:=1+num1;end if;end if;end process;process(clk_20hz)beginif clk_20hz'event and clk_20hz='1' thenif d1='1' and key_flag<='0' then key_flag<='1';elsif key_flag='1' and d1='0' then key_flag<='0';end if;end if;end process;end aa;2、仿真波形：五、实验总结：通过本实验，让我对VHDL编程有了一定的了解和认识，让我初步学习了VHDL 的编写及调试过程，实验中有错误产生，但是经过细心的改正，解决了问题，希望下次实验能有更大的提高。
河北科技大学数电实验报告
河 北 科 技 大 学实 验 报 告级 专业 班 学号 年 月 日 姓 名 同组人 指导教师 岳永哲 实验名称 实验二 基本门电路逻辑功能的测试 成 绩 实验类型 验证型 批阅教师一、实验目的（1）掌握常用门电路的逻辑功能，熟悉其外形及引脚排列图。
（2）熟悉三态门的逻辑功能及用途。
（3）掌握TTL 、CMOS 电路逻辑功能的测试方法。
二、实验仪器与元器件 （1）直流稳压电源 1台 （2）集成电路74LS00 四2输入与非门 1片 74LS86 四2输入异或门 1片 74S64 4-2-3-2输入与或非门 1片 74LS125 四总线缓冲门（TS ） 1片 CD4011 四2输入与非门 1片 三、实验内容及步骤1．常用集成门电路逻辑功能的测试在数字实验板上找到双列直插式集成芯片74LS00和74LS86。
按图进行连线。
测试各电路的逻辑功能，并将输出结果记入表中。
门电路测试结果2．测试与或非门74S64的逻辑功能在实验板上找到芯片74S64，实现Y AB CD ＝＋的逻辑功能。
3．用与非门组成其他逻辑门电路 （1）用与非门组成与门电路按图接线，按表测试电路的逻辑功能。
根据测得的真值表，写出输出Ｙ的逻辑表达式。
Y Y &真值表逻辑表达式：Y=AB（2）用与非门组成异或门电路按图接线，将测量结果记入表中，并写出输出Y 的逻辑表达式。
真值表逻辑表达式：B A Y ⊕=真值表4．三态门测试（1）三态门逻辑功能测试三态门选用 74LS125将测试结果记入表中。
（2）按图接线。
将测试结果记录表中。
真值表河北科技大学实验报告级专业班学号年月日姓名同组人指导教师实验名称实验三示波器的使用及门电路测试成绩实验类型综合型批阅教师一、实验目的（1）熟悉双踪示波器的面板结构，学习其使用方法。
（2）进一步学习数字实验板的使用方法。
（3）进一步掌握TTL与非门的特性和测试方法。
二、实验仪器与元器件（1）直流稳压电源1台（2）信号发生器1台（3）6502型示波器1台（4）集成电路74LS00 四2输入与非门1片三、实验内容及步骤1．信号发生器的使用信号发生器选择不同的按键，可以产生TTL/CMOS标准电平的数字信号，信号从“数字输出”端引出。
课程设计任意计数器
课程设计任意计数器一、教学目标本课程的学习目标包括知识目标、技能目标和情感态度价值观目标。
知识目标要求学生掌握任意计数器的基本原理和操作方法，了解其在数学计算和科学研究中的应用。
技能目标要求学生能够熟练使用任意计数器进行计算，并能够解决实际问题。
情感态度价值观目标要求学生培养对数学和科学的兴趣和热情，提高他们的创新意识和解决问题的能力。
二、教学内容本课程的教学内容主要包括任意计数器的基本原理、操作方法和应用。
首先，学生将学习任意计数器的基本原理，包括计数器的组成、工作原理和计算方法。
然后，学生将学习如何使用任意计数器进行计算，包括基本运算、高级运算和编程。
最后，学生将学习任意计数器在数学计算和科学研究中的应用，包括解决实际问题、进行数据分析和发展科学研究。
三、教学方法为了激发学生的学习兴趣和主动性，本课程将采用多种教学方法。
首先，将采用讲授法，向学生介绍任意计数器的基本原理和操作方法。
然后，将采用讨论法，让学生通过小组讨论和分享，深入理解和交流任意计数器的应用。
此外，还将采用案例分析法，通过分析实际案例，让学生学会如何使用任意计数器解决实际问题。
最后，将采用实验法，让学生亲自动手操作任意计数器，进行实验和探究，加深对任意计数器的理解和掌握。
四、教学资源为了支持教学内容和教学方法的实施，将选择和准备适当的教学资源。
教材将是主要的教学资源，将选用一本适合学生年级和知识深度的任意计数器教材。
参考书将提供更多的学习资料和练习题，帮助学生深入学习和巩固知识。
多媒体资料将包括教学PPT、视频和动画，通过图文并茂的形式，生动展示任意计数器的基本原理和操作方法。
实验设备将是实际的任意计数器，学生可以通过动手操作实验设备，进行实验和探究，提高实践能力。
五、教学评估本课程的教学评估方式包括平时表现、作业和考试等。
平时表现将根据学生在课堂上的参与程度、提问和回答问题的表现进行评估。
作业将包括练习题和项目任务，要求学生在规定时间内完成，并进行批改和反馈。
数电实验报告 可逆计数器
实验报告实验九可逆计数器的功能测试及应用电路2.9.1 实验目的1.掌握可逆计数器74LS190、74LS191、74LS192、74LS193的逻辑功能及使用方法。
2.熟悉可逆计数器实现任意进制的数码倒计时电路的工作原理。
2.9.2 实验仪器与器件实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。
74LS190、74LS192、74LS247或74HC48、74LS00和74LS04.2.9.3 实验原理1. 4位十进制同步加减法计数器对于74LS190，D、C、B、A为并行数据输入端；Q D Q C Q B Q A为并行数据输出端；U/D为加减控制信号输入端，当加减控制信号U/D=0时做加法计数；而当加减控制信号U/D=1时做减法计数；CLK为单时钟脉冲输入端；MAX/MIN为最大/最小输出端，也称为进位/错位信号输出端；L D为预置数控制端，低电平有效；CTEN为使能端，进行状态控制，低电平有效；RCO为脉冲时钟。
2. 4位二进制同步加减法计数器对于74LS192，D、C、B、A为并行数据输入端；Q3Q2Q1Q0为并行数据输出端；CP U为加法计数脉冲输入端；CP D为减法计数脉冲输入端；CLR为异步置零端，高电平有效；TC D为借位信号输出端；TC U为进位信号输出端；L D为异步预置数控制端，低电平有效。
2.9.4 实验内容1.测试74LS190和74LS191的逻辑功能，并用数码管显示，验证是否与表2-9-4一致。
分别画出各单元的电路图，写出各自的状态转换图。
加法计数：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001—0000减法计数：1001—1000—0111—0110—0101—0100—0011—0010—0001—0000加法计数：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001—1010—1011—1100—1101—1110—1111—0000减法计数：1111—1110—1101—1100—1011—1010—1001—1000—0111—0110—0101—0100—0011—0010—0001—00002.测试74LS192和74LS193的逻辑功能，并用数码管显示，验证是否与表2-9-3一致。
实验九电子秒表.doc
实验九电子秒表一、实验目的1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2、学习电子秒表的调试方法。
二、实验原理图形１７－１为电子秒表的电原理图。
按功能分成四个单元电路进行分析。
１、基本ＲＳ触发器图形１７－1中单元I为用集成与非门构成的基本RS触发器。
属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出Q作为单稳太触发器的输入，另一跟路输出Q作为与非门5的输入控制信号。
按动按钮开关K2（接地），则门1输出=1；门2输出Q=0，K2复位后Q、状态保持不变。
再按动按钮开关K1；则Q由0变为1，门5开启，为计数器启动作为准备。
由1变0，启动单稳态触发器工作。
基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。
２、单稳态触发器图17-1中单元II为用集成与非门构成的微分型单稳态触发器，图17-2为各点波形图。
单稳态触发器的输入触发脉冲信号V1由基本RS触发器端提供，输出负脉冲V0通过非门加到计数器的清除端R。
静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻R OFF。
定时元件RC取值不同，输出脉冲宽度也不同。
当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的R P和C P。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号。
图17-1 电子秒表原理图3时钟发生器图17-1中单元III为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。
调节电位器RW，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器Q=1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。
３、计数及译码显示二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图17—1中单元IV所示。
其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD取得周期为0.1S的矩形波脉冲，作为计数器②的时钟输入。
实验九 移位寄存器及其应用分解
红河学院电子信息实验中心
数字电子 技术基础 实验
3、串行/并行转换器 （1）串行/并行转换是指串行输入的数据，经过转 换电路之后变成并行输出。下面是用两片 74LS194构成的七位串行/并行转换电路。
设计文件时，需要引脚分配端口是上图中的“接地”、“1”、 “串行输入”、“Q0……Q7”、“CP”。其余直接连好电路。 实验时自行设置一组七位代码从“串行输入”端口每个CP信号
+5V 1秒 CLK
S1=0,S =1,S0=1
置数控制 右移控制
5. 移位寄存器及其应用
一、实验目的 1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环行计数器。 二、实验原理 寄存器是计算机和其他数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分 是触发器。一个触发器能存储1位二进制代码，所以要存储n位二进制代码的寄存器就需要 用n个触发器组成。 把若干个触发器串接起来，就可以构成一个移位寄存器。移位寄存器是一个具有移位功 能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左 移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要 求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并 出四种形式。 本实验选用的4位双向通用移位寄存器，型号为74LS194，其引脚排列如图5-1所示。 集成移位寄存器 74LS194由4个RS触 发器及它们的输入控制电路组成。D0、D1、 D2、D3为并行输入端；Q0、Q1、Q2、Q3、为 并行输出端；DSR为右移串行输入端； DSL为左移串行输入端；S0、S1为操作模 式控制端；CR为直接无条件清零端；CP 为时钟脉冲输入端。
MCS-51实验指导书
单片机仿真实验系统MCS-51实验指导书南昌大学本实验指导是为适应单片机原理与应用方面的课程需做大量软硬件实验的需要而编写的，供学生编程用。
完成本实验指导中的实验，可使学生基本掌握MCS-51单片机的结构原理、接口技术、程序设计技巧。
实验指导书中详细叙述了各实验的目的、内容，列出了接线图、程序框图和实验步骤。
单片机实验注意事项：1：主CPU为8032，需要扩充一片6264作为数据区，连接6264的读写信号到CPU的读写信号，连接CS1到A15；连接数据线，连接地址高低线；2：实验仪上的波段开关必须选择9600波特率，和51系统；3：接线和拔线时必须断电， PC微机必须与本实验系统保持联机状态，即软件界面右上角有编译进度条，确定连机状态才可调试程序；4：通过RS232通信接口，利用上位机实现用户程序的编辑、编译和调试运行。
在软件的设置栏内，点击仿真模式，选择系统、系统；注意：上位机的存盘文件名只能用英文字母和数字组合，长度不能超过8位且存盘路径必须在默认的C 盘DAIS目录下；5：系统接口实验电路为单元电路方式，数据总线以8芯扁平线形式引出，硬件学生连线为电路图上粗实线。
部分机器硬件介绍可参考微机原理实验指导书。
目录软件实验部分：实验一清零程序实验二拆字程序实验三拼字程序实验四数据区传送子程序实验五数据排序实验实验六查找相同数个数实验七无符号双字节快速乘法子程序实验八多分支程序实验九脉冲计数(定时/计数器实验)实验十电脑时钟(定时器、中断综合实验)硬件实验部分：实验一 P1口亮灯实验实验二 P1口转弯灯实验实验三 P3.3口输入，P1口输出实验四工业顺序控制实验五继电器控制实验六 8255控制交通灯实验七 LED16×16点阵显示实验实验八串并转换实验实验九 A/D转换实验实验十 D/A转换实验十一电子音响实验十二步进电机控制实验十三 8032串行口应用实验㈠——双机通信实验十四小直流电机调速实验软件实验部分本节共编了十个软件实验，通过这些实验程序的调试，使学生熟悉MCS-51的指令系统，了解程序设计过程，掌握汇编语言设计方法以及如何使用实验系统提供的调试手段来排除程序错误。
数电实验九 时序逻辑电路设计
实验九 时序逻辑电路设计一、 实验目的1. 掌握时序电路设计方法。
2. 能够应用时序电路解决实际问题。
二、 实验设备1. 数字电路实验箱2. 数字信号函数发生器3. 74LS90、74LS00三、实验原理：本次实验主要用到一下两款芯片：74LS00， 74LS90，具体原理如下：74LS90: 74LS90是一块二-五-十进制异步计数器，外形为双列直插，它由四个主从JK 触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端)1(0R 、)2(0R 和置“9”端)1(9S 、)2(9S 。
其中)1(0R 、)2(0R 为两个异步清零端，)1(9S 、)2(9S 为两个异步置9端，CP1、CP2为两个时钟输入端，Q0~Q3为计数输出端，当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；时钟从CP2引入，Q3输出为五进制；时钟从CP1引入，而Q0接CP2 ，即二进制的输出与五进制的输入相连，则Q3Q2Q1Q0输出为十进制（8421BCD 码）；时钟从CP2引入，而Q3接CP1 ，即五进制的输出与二进制的输入相连，则Q0Q1Q2Q3输出为十进制（5421BCD 码）。
74LS90的功能表：四、实验内容：1.设计实验电路实现数码管0-1-2-3-4-0-3-0-3-4循环显示。
五、实验步骤：1.用74LS90实现十进制计数器，采用5421BCD码制，真值表如下2.画出卡诺图得到输出与输入的关系B=由此上可得A=B =+=C=D=03.电路连接如图3Hz方波。
计数器实验原理
计数器实验原理
计数器实验的原理是基于电子数字技术实现的。
它通过将输入的电信号进行计数，并根据给定的规则输出相应的计数结果。
计数器的工作原理通常利用触发器和逻辑门电路来实现。
触发器是一种能够存储和传递信息的电子器件。
计数器中使用的触发器被称为“触发型计数器”，它能够周期性地切换输出状态，从而实现计数功能。
计数器通常有一个输入端，称为时钟输入。
时钟输入接收外部的时钟信号，根据时钟信号的变化来切换触发器的状态。
当时钟信号的边沿（上升沿或下降沿）到来时，触发器的状态会发生变化。
计数器一般有几个输出端，每个输出端对应一个计数值。
当时钟信号到来时，计数器根据规定的计数规则改变输出的计数值。
不同类型的计数器有不同的计数规则，常见的有二进制计数器、十进制计数器和BCD码计数器等。
计数器可以实现多种功能，如正向计数、负向计数、加法计数、减法计数、循环计数等。
通过不同的触发器和逻辑门的组合，可以实现各种复杂的计数功能。
计数器广泛应用于各个领域，如计算机、通信、测量等。
它们能够对事件、信号、数据等进行计数和统计，提供了有效的计数和计量手段。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验九计数器的设计实验目的熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器。
一、二、实验仪器及器件1、2、试验箱，万用表，示波器3、4、74LS73, 74LS00，74LS08，74LS20三、四、实验原理（1）74LS194——移位寄存器芯片74LS194是一种移位寄存器，具有左移、右移，并行送数、保持和清除五项功能。
移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出。
（2）双J-K 触发器 74LS7374LS73 是一种双J-K 触发器（下降沿触发），它只有在时钟脉冲的状态发生变化是，发生在时钟脉冲的下降沿。
并且只有在下降沿的转换瞬间才对输入做出响应。
本实验采用集成J-K 触发器74LS73构成时序电路。
表达式：Q n+1=J （Q n ）＇+K ＇Q n1、K 触发器设计16进制异步计数器，用逻辑分析仪分析观察CP 和各输出波形CrS 1S 0工作状态 0 1 1 11X 0 0 1 1X 0 1 0 1置零 保持 右移 左移并行送数M D D D CP GVcc D D Q Q Q Q MCD74LS194 引脚图74LS73 引脚图步骤二：选择门电路：我认为可以用四个74LS93，来实现这一功能，所有的Ｊ，Ｋ都接入高电平，此时表达式变从而四级ＪＫ触发器就会有四级分频。
同时由于要求异步计数器所以，把上一级的输出接入下一级的输入，实现异步计数器，相应的由于分频的原因，Ｑ０，Ｑ１，Ｑ２，Ｑ３的频率逐次减少为上一级一半，从而实现十六进制。
步骤三：列出理论的波形图片：步骤四：用proteus仿真步骤五：用逻辑分析仪观察波形1、2、用JK触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输出的波形步骤二：选择门电路：我认为可以用四个74LS93，来实现这一功能，第一级的Ｊ，Ｋ都接入高电平。
同时由于要求同步计数器所以，所以一定要ｃｌｋ同时接入四个计数器的输入端，然后仿照异步计数器的思想，我们还是需要把第二级的频率做二分，这个很简单，我们可以把Ｑ０作为输入接入Ｋ１，Ｊ１这样当时钟下降沿来到，并且Ｑ０是高电平时第二级是翻转状态于是第二级输出高电平，实现了二分频率；对于第三级我们需要它四分频率，也就是Ｑ０Ｑ１要一起控制第三级，也就是接入一个与门，让Ｑ０Ｑ１都是１时才改变第三级的输出，同理对于第四级需要Ｑ０Ｑ１Ｑ２一起控制，就还是要两输入与门一个输入是Ｑ３一个输入是Ｑ０Ｑ１即可。
步骤三：列出理论的波形图片：步骤四：用proteus仿真步骤五：用逻辑分析仪分析3、4、用JK触发器和门电路设计一个具有置零，保持，左移，右移，并行送数功能的二进制四位计数器模仿74LS194功能。
步骤一：列出真值表：步骤二：写出逻辑表达式如下：步骤三：化简逻辑表达式又由JK 触发器的特性方程：表达式：Qn+1=J （Q n ）＇＋K ＇Q n ；所以可得：J 3=K 3=Q A J2=K 2=Q BJ1=K 1=Qc J0=K 0=Q D步骤四：选用门电路CrS 1S 0工作状态 0 1 1 1 1X 0 0 1 1X 0 1 0 1置零 保持 右移 左移并行送数输入为ABCD，输出为Q A Q B Q C Q D，s1s0控制功能，对于开关的关闭与打开分别接入０电平和高电平，输出连接示波器以及ＬＥＤ；核心部分是四组俩个输入与门，每一组都是负责控制一个ＪＫ触发器工作状态，相当于四选一的选择开关。
下面接入一个四输入与非门，对于每个触发器，A清除状态就是ＣＬＲ接入低电平，，所以就是串联接入一个开关即可；B 并行送数就是输出的数据与输入的开关所表示的数据一致，开关变化输出ＬＥＤ也变化，所以需要在Ｊ，Ｋ之间接入一个反相器，使得JK反向，输入是0则J为0；K为1；于是输出0 。
输入是1则J为1，K为0，输出为1；实现了同步控制。
C而保持状态则是使得此状态时，4个两数入与门中只有一个工作并且，那个与门的结果由这一个JK触发器上次的输出来决定，从而上次输出什么这次还是输出什么，保持不变；D左移，首先需要有一个补充的数据输入开关，连接到最右边的JK触发器，之后每当时钟下降沿到达之后左边的JK触发器数据都会等于右边JK触发器的数据，也就是右边的输出接入4个两输入与门对应的左移控制门中，之后最右边的左移输入控制门接入一个输入数据开关。
E右移，首先需要有一个补充的数据输入开关，连接到最左边的JK 触发器，之后每当时钟下降沿到达之后右边的JK触发器数据都会等于左边JK触发器的数据，也就是左边的输出接入4个两输入与门对应的右移控制门中，之后最左边的右移输入控制门接入一个输入数据开关。
步骤五：仿真电路图如下4、用JK触发器和门电路设计一个特殊的12进制同步计数器，其十进制的状态转换图为：步骤一：列出真值表如下所示步骤二：按照真值表来画出卡诺图：步骤三：经过整理后最终的逻辑表达式为步骤四：选用合适的门电路，实验箱中没有或门所以我用三个与非门代替一个或门，第一个JK触发器JK连接高电平；第二个JK触发器JK连接Q0，之后的或门比如Q1Q0+Q3Q2就是Q1Q0接一个与非门；Q3Q2接一个与非门；之后前面两个与非门的输出接入一个新的与非门就可以了；步骤五：在仿真软件下仿真如下：步骤六：得到仿真结果波形图如下：五、六、实验内容内容一：用JK触发器设计16进制异步计数器，用逻辑分析仪分析观察CP和各输出波形内容二：用JK触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输出的波形内容三：用JK触发器和门电路设计一个具有置零，保持，左移，右移，并行送数功能的二进制四位计数器模仿74LS194功能。
4、用JK触发器和门电路设计一个特殊的12进制同步计数器，其十进制的状态转换图为：五.六.实验分析及总结1、K触发器设计16进制异步计数器，用逻辑分析仪分析观察CP和各输出波形步骤一：列出真值表：步骤二：选择门电路：我认为可以用四个74LS93，来实现这一功能，所有的Ｊ，Ｋ都接入高电平，此时表达式变从而四级ＪＫ触发器就会有四级分频。
同时由于要求异步计数器所以，把上一级的输出接入下一级的输入，实现异步计数器，相应的由于分频的原因，Ｑ０，Ｑ１，Ｑ２，Ｑ３的频率逐次减少为上一级一半，从而实现十六进制。
步骤三：列出理论的波形图片：步骤四：用proteus仿真步骤五：用逻辑分析仪观察波形步骤六：实验结果分析：在实际进行实验前需要把原理弄懂还有注意事项都要考虑到位，对于实验的现象要能够解释，对于实验过程中一些奇怪的结果需要自己找出问题并解决，比如某个输出和真值表不同，这时应该停下来观察分析自己的电路，找出错误并改正过来。
观察输出波形可见，这是一个明显的十六进制的输出波形，而且并没有明显的竞争冒险现象，所以我觉得实验很成功，与预计的试压结果基本一致，2、JK触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输出的波形步骤一：列出真值表：步骤二：选择门电路：我认为可以用四个74LS93，来实现这一功能，第一级的Ｊ，Ｋ都接入高电平。
同时由于要求同步计数器所以，所以一定要ｃｌｋ同时接入四个计数器的输入端，然后仿照异步计数器的思想，我们还是需要把第二级的频率做二分，这个很简单，我们可以把Ｑ０作为输入接入Ｋ１，Ｊ１这样当时钟下降沿来到，并且Ｑ０是高电平时第二级是翻转状态于是第二级输出高电平，实现了二分频率；对于第三级我们需要它四分频率，也就是Ｑ０Ｑ１要一起控制第三级，也就是接入一个与门，让Ｑ０Ｑ１都是１时才改变第三级的输出，同理对于第四级需要Ｑ０Ｑ１Ｑ２一起控制，就还是要两输入与门一个输入是Ｑ３一个输入是Ｑ０Ｑ１即可。
步骤三：列出理论的波形图片：步骤四：用proteus仿真步骤五：用逻辑分析仪分析步骤六、实验结果分析：观察输出波形可见，这是一个明显的十六进制的输出波形，而且并没有明显的竞争冒险现象，所以我觉得实验很成功，与预计的试压结果基本一致，示波器的调节关乎到波形是否稳定和是否好观测实验结果，探头为10:1，实验中应先调至稳定可观测波形，可以调节触发源、周期、分度值等。
面对一些十分复杂的电路时要冷静分析，保持头脑清醒，画真值表、卡诺图等来进行分析运算。
保持耐心的心态和细致、严谨的工作态度。
5、6、 用JK 触发器和门电路设计一个具有置零，保持，左移，右移，并行送数功能的二进制四位计数器模仿74LS194功能。
步骤一：列出真值表：步骤二：写出逻辑表达式如下： 步骤三：化简逻辑表达式 又由JK 触发器的特性方程：表达式：Q n+1=J （Q n ）＇＋K ＇Q n ；所以可得：Cr S 1 S 0 工作状态1111 X 0 0 1 1 X 0 1 0 1 置零 保持 右移 左移 并行送数J3=K3=Q A J2=K2=Q BJ1=K1=Qc J0=K0=Q D步骤四：选用门电路输入为ABCD，输出为Q A Q B Q C Q D，s1s0控制功能，对于开关的关闭与打开分别接入０电平和高电平，输出连接示波器以及ＬＥＤ；核心部分是四组俩个输入与门，每一组都是负责控制一个ＪＫ触发器工作状态，相当于四选一的选择开关。
下面接入一个四输入与非门，对于每个触发器，A清除状态就是ＣＬＲ接入低电平，，所以就是串联接入一个开关即可；B 并行送数就是输出的数据与输入的开关所表示的数据一致，开关变化输出ＬＥＤ也变化，所以需要在Ｊ，Ｋ之间接入一个反相器，使得JK反向，输入是0则J为0；K为1；于是输出0 。
输入是1则J为1，K为0，输出为1；实现了同步控制。
C而保持状态则是使得此状态时，4个两数入与门中只有一个工作并且，那个与门的结果由这一个JK触发器上次的输出来决定，从而上次输出什么这次还是输出什么，保持不变；D左移，首先需要有一个补充的数据输入开关，连接到最右边的JK 触发器，之后每当时钟下降沿到达之后左边的JK触发器数据都会等于右边JK触发器的数据，也就是右边的输出接入4个两输入与门对应的左移控制门中，之后最右边的左移输入控制门接入一个输入数据开关。
E右移，首先需要有一个补充的数据输入开关，连接到最左边的JK 触发器，之后每当时钟下降沿到达之后右边的JK触发器数据都会等于左边JK触发器的数据，也就是左边的输出接入4个两输入与门对应的右移控制门中，之后最左边的右移输入控制门接入一个输入数据开关。
步骤五：仿真电路图如下步骤六、实验结果模拟开关输入01111、2、s1=s0=1时并行送数，输入数据为0110输出如下所示分析与讨论：试验中我观察LED的闪烁情况，结果很好，观察波形结果也很好，基本成功了3、4、s1=0，s0=1时，右移分析与讨论：此次实验，加深了对组合电路中竞争与冒险现象的理解，而且，学会了如何简单地消除这种现象，如用接入滤波电路、引入选通脉冲、修改逻辑设计等方法。