(Multisim数电仿真)半加器和全加器

实验3.5半加器和全加器

、实验目的:

1. 学会用电子仿真软件Multisim7进行半加器和全加器仿真实验。

2 •学会用逻辑分析仪观察全加器波形：

3. 分析二进制数的运算规律。

4. 掌握组合电路的分析和设计方法。

5. 验证全加器的逻辑功能。

、实验准备:

组合电路的分析方法是根据所给的逻辑电路，写出其输入与输出之间的逻辑关系（逻辑函数表达式或真值表），从而评定该电路的逻辑功能的方法。一般是首先对给定的逻辑电路，按逻辑门的连接方法，逐一写出相应的逻辑表达式，然后写出输出函数表达式，这样写出的逻辑函数表达式可能不是最简的，所以还应该利用逻辑代数的公式或者卡诺图进行简化。再根据逻辑函数表达式写出它的真值表，最后根据真值表分析出函数的逻辑功能。

例如：要分析如图3.5.1所示电路的逻辑功能。

图

3.5.1

1. 写输出函数丫的逻辑表达式：

W 二AAB ABB ......................................... 3.5.1

X =WWC WCC ....................................... 3.5.2

丫= XXD XDD ........................................ 3.5.3

2. 进行化简：

W = AAB ABB 二

AB AB ................................................................... 3.5.4

X =WC Wc 二 ABC ABC ABC ABC ............................................... 5.5 …..3.

Y =XD X D 二

A BCD ABCD ABCD ABCD

逻辑图是一个检奇电路。输入变量的取值中，有奇数个 1则有输出，否则 无输出。

组合电路的设计目的就是根据实际的逻辑问题，通过写出它的真值表和逻辑 函数表达式，最终找到实现这个逻辑电路的器件，将它们组成最简单的逻辑电路。

例如：设计半加器逻辑电路。 1.进行逻辑抽象：

如果不考虑的来自低位的进位将两个 1位二进制数相加，称为半加。设 A 、 B 是两个加数，S 是它们的和，Ci 是向高位的进位。贝肪艮据二进制数相加的规 律，可以写出它们的真值表如表 3.5.2所示。

3.列真值表：

表 3.5.1： A

B C D Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1

1

1

1

..3.5.6

ABCD A BCD ABCD ABCD ................................

4.功能说明:

表3.5.2:

2.写出逻辑函数式:

S = A B + AB = A ㊉B _

丿 .............................................. 3.5.7

。=AB

3. 选定器件的类型：

可选异或门来实现半加和；可选两片与非门(或一片与门)实现向高位的进位。如图3.5.2所示。

图 3.5.2

、计算机仿真实验内容:

1.测试用异或门、与门组成的半加器的逻辑功能：

(1).按照图3.5.3所示，从电子仿真软件Multisim7基本界面左侧左列真实元件工具条中调出所需元件：其中，异或门74LS86N从“TTL”库中调出；与门

4081BD_5V从“CMOS ”库中调出。指示灯从电子仿真软件Multisim7基本界面左侧右列虚拟元件库中调出，X1选红灯；X2选蓝灯。

图 3.5.3

(2) .打开仿真开关，根据表3.5.3改变输入数据进行实验，并将结果填入表 内。 表 3.5.3：

输

入 输 出 A B S

Ci

0 0

0 1

1

1

1

2. 测试全加器的逻辑功能：

(1).从电子仿真软件Multisim7基本界面左侧左列真实元件工具条中 CMOS ”库中调出或门4071BD_5V 、与门4081BD_5V ;从“TTL ”库中调出

z

z

异或门74LS86D ，组成仿真电路如图3.5.4所示

图 3.5.4

(2).打开仿真开关，根据表3.5.4输入情况实验，并将结果填入表内 表 3.5.4：

输

入 输 出

A B C i 4

S

C i

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1

1 0

1

1

1

3. 用逻辑分析仪观察全加器波形:

(1) .先关闭仿真开关，在图3.5.4中删除除集成电路以外的其它元件。 (2) .点击电仿真软件 Multisim7基本界面右侧虚拟仪器工具条中的“ Word Generato ”按钮，如图3.5.5(左图)所示，调出字信号发生器图标(右图)“XWG1 ”, 将它放置在电子平台上。

图 3.5.5

(3) .再点击虚拟仪器工具条中的“ Logic Analyzer ”按钮，如图3.5.6(左图) 所示，调出逻辑分析仪图标(右图)“XLA1 ”，将它放置在电子平台上。

o o O XXX

三三二三三

a

三=

T

三三