可测试性设计基础.ppt
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2、可测试性设计目标：
尽可能减少错误，降低成本；
3、可测试性设计方法：
①专项设计（ad hoc design）; ②结构设计（structured design）；
பைடு நூலகம்
可测试性设计方法
①专项设计 ②结构设计
扫描路径法（Scan） 内建自测试法（Built-In Self-Test） 边界扫描法（Boundary Scan）
可测试性设计方法
①针对每一个具体电路进行可测试性设计 ②主要优点 ③主要缺点
知识小结
1、可测试性设计概念：
在集成电路设计初始阶段就将可测试性作为设计目标之一；
集成电路测试
可测试性设计基础
学习目标
教学 目标
可测试性设计概念 可测试性设计目标 可测试性设计方法
可测试性设计概念
①传统测试技术已不能满足要求 ②设计之初增加方便测试的设计 ③基本思想是针对测试矢量产生与施加
可测试性设计概念
①可控性（CY） ②可观性（OY）
可测试性设计目标
①降低可测试性设计所产生的延时、面积、功耗和引脚等开销 ②提高故障检测覆盖率 ③在合理时间内产生故障的测试矢量或序列 ④测试的施加
尽可能减少错误，降低成本；
3、可测试性设计方法：
①专项设计（ad hoc design）; ②结构设计（structured design）；
பைடு நூலகம்
可测试性设计方法
①专项设计 ②结构设计
扫描路径法（Scan） 内建自测试法（Built-In Self-Test） 边界扫描法（Boundary Scan）
可测试性设计方法
①针对每一个具体电路进行可测试性设计 ②主要优点 ③主要缺点
知识小结
1、可测试性设计概念：
在集成电路设计初始阶段就将可测试性作为设计目标之一；
集成电路测试
可测试性设计基础
学习目标
教学 目标
可测试性设计概念 可测试性设计目标 可测试性设计方法
可测试性设计概念
①传统测试技术已不能满足要求 ②设计之初增加方便测试的设计 ③基本思想是针对测试矢量产生与施加
可测试性设计概念
①可控性（CY） ②可观性（OY）
可测试性设计目标
①降低可测试性设计所产生的延时、面积、功耗和引脚等开销 ②提高故障检测覆盖率 ③在合理时间内产生故障的测试矢量或序列 ④测试的施加