数字电路的设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
根据驱动方程，连接电路如图5-29所示。因为我们设计出的是一个同步 时序逻辑电路，注意图中两个D触发器的时钟连接在一起接周期为4秒的 时钟信号。这部分电路也可以直接用集成计数器来完成，见后面。
图5-29 产生S1S0的三进制同步计数器
5.3.3 仿真
根据以上分析，连接电路如图5-30所示，其中省去了555及二分频电 路，直接用数字脉冲源进行仿真。另外，图中所有D触发器的异步输 入端在实际电路连接时最好接高电平。产生时钟的电路用与非与非 逻辑替代了与或逻辑，因为与非门的应用最普遍。 平时我们在设计电路时，通过卡诺图化简得到的与或式，要想全部 用与非门实现，可在草纸上直接画成与或逻辑，然后只需要在与门 的输出端与此线的另一头即或门的输入端各加一个小圆圈，两个逻 辑非抵消，不影响逻辑关系，直到把或门的输入处理完毕为止。这 样或门前面的与门都变成了与非门，或门变成了非或门，而根据摩 根定理，非或门恒等于与非门。图5-30中的U4:B、U4:C和U4:D就是 用与非与非逻辑实现的与或逻辑。
S1S0信号的产生可用集成计数器实现，但在这里，为加强同步时序逻 辑电路的设计知识，我们使用D触发器来设计一个同步三进制计数器， 时钟周期为4秒。设计步骤如下： (1) 列状态真值表。 设S1S0对应的触发器输出分别为Q1Q0，则状态真值表如表5-6所示。
表5-6 74状态真值表
Q1n Q0n 0 0 1 1 0 1 0 1
移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生 器；串行累加器；可用作数据转换，即把串行数据转换为并行数据， 或并行数据转换为串行数据等。 把移位寄存器的输出反馈到它的串行输入端，就可进行循环移位， 如图3.10.2所示。把输出端和右移串行输入端相连接，设初始状态 =1000，则在时钟脉冲作用下，将依次变为 0100→0010→0001→1000→……，可见，它是一个具有四个有效状 态的计数器，这种类型的计数器通常称为环形计数器。图3.10.2电 路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作 为顺序脉冲发生器。
前面我们已经确定D0~D3接1Hz的方波信号，那么Q0~Q3在读 D0~D3的信号时是在CLK上升沿到来的一瞬间，看图5-26的 前半部分，如果二者一样，CLK的每个上升沿到来时读到的 都是高电平，灯就会一直亮着，不会出现闪的效果。所以， 当74LS194的工作方式为11时，一定要改变CLK的信号频率 为D0~D3信号频率的2倍，才可以在D0~D3的一个周期内出现 CLK的两个上升沿，Q0~Q3分别读到1和0各一次，如图5-26 的后半部分。 即正确的时钟信号在整个12秒时间应该是前8秒为1Hz的频 率，后4秒变为2Hz的频率，可以用555定时器产生2Hz的方 波信号，再用D触发器分频产生1Hz的方波信号，如图5-27 所示。二者分别与控制信号相与再通过或门即可得到CLK信 号。
下面再来分析S1S0的信号。四种工作方式中剔除第一种S1S0 为00的情况，那么S1S0应按01、10、11的顺序循环，可设计 一个同步计数器，时钟周期为4秒，共三个状态。S1及S0的波 形应如图5-28所示。S1S0与非及相与的结果如图中后两个信 号，正好用来分别锁定1Hz及2Hz信号，分别与它们相与后再 进入或门，即产生了正确的时钟信号，
设计报告要求
题目：四路彩灯的设计 一、设计要求和思路 1、电路实现的功能 2、电路实现的方案（数字电路的方法 单片机的方法 可编程逻辑器件的方法）
二、主要芯片介绍
1、移位寄存器：74LS194 2、锁存器：74LS74 3、与非门：74LS00 (芯片的功能表、芯片管脚图、仿真)
三、设计过程 1、各级子电路的实现和仿真 2、总体电路图 3、总体电路的仿真 4、电路的调试 （调试步骤，调试结果和要求的功能相比） 四、心得体会 五、参考文献
图5-25 74LS194的时序图
5.3.2 题目分析与设计
此题应把四路彩灯接在74LS194的Q0~Q3上，SR稳定接一高电平， SL稳定接地电位，而D0~D3接周期为1秒的方波信号。 下面关键是时钟和方式控制S1S0的信号如何实现才能满足题目的 要求。 三个过程每个4秒，加起来正好12秒。如果选择CLK为周期1s的方 波信号，好像就可以了，但是前两个过程可以，最后一个过程却 不能精确地实现。图5-26是正确的CLK信号与1Hz方波信号的比较。
四路彩灯的设计
徐瑞亚
电子信息学院
5.3 四 路 彩 灯
四路彩灯是数字电路设计中一个非常有趣的课题，题 目设计要求如下： 共有四个彩灯，分别实现三个过程，构成一个循环共 12秒； 第一个过程要求四个灯依次点亮，共4秒； 第二个过程要求四个灯依次熄灭，共4秒，先亮者后 灭； 最后4秒要求四个灯同时亮一下灭一下，共闪4下。
图5-30 四路彩灯的仿真图
扩展电路
在四路彩灯电路的设计过程中，你可以充分发挥自己的想象空间，扩展出花样不 同的电路。我们会想到用两片74LS194来完成八路彩灯电路的设计，要求可以和前 面的例子一样，也可以不一样。如果彩灯的动作是两个、两个一组，八个彩灯共 分成四组，依次点亮和熄灭，共同闪烁，应该怎样实现？或者说两个、两个一组， 流水似的向左或向右滚动，又该怎样实现？其实，关键问题有两个：一是四路彩 灯的工作方式(右移、左移或并行输出)，二是信号的模式(三个输入信号各是什么 样的状态？高电平、低电平抑或是方波)。解决了这两个问题，其它就很容易明白 和实现了。 下面我们重点来分析一下八路彩灯的实现方法。要求和上例一样，八个灯从左到 右依次点亮，各一秒，共八秒；接下来八个灯从右到左依次熄灭，各一秒，共8秒； 最后八个灯同时闪烁八次，也是八秒。共24秒。 因为前例中我们已经做了详细的分析，这里的灯的动作流程没有什么变化，只不 过要把两片74LS194连接成一个整体，接收统一的指令来工作。另外我们把它们的 移位方式控制信号S1S0的产生电路变成易于实现的集成电路来完成。 图5-31是已设计完成的仿真电路图。
Q1n+1 Q0n+1 × 1 1 0 × 0 1 1
(2) 求状态方程。 根据列出的状态真值表，分别求出Q1和Q0的状态方程为
Q1
n +1
= Q 1Q 0
Q0
n +1
= Q1
(3) 求驱动方程。 由D触发器的特性方程可直接写出驱动方程为
D 1 = Q 1Q 0
D 0 = Q1
(4) 电路实现。
图5-31 八路彩灯的仿真图
计数器74190是一个中规模集成、十进制可逆计数器，通过或门把它 接成一个模三的计数器，即当输出为0100时，装入数据0001，构成 循环0001→0010→0011→ 0001。 74190的Q1Q0输出作为两片74LS194的移位方式控制信号S1S0，把两 片74LS194的S1和S0分别并起来后再接这两个信号。图中74190接成 了加计数的形式。 再来看一看两片74LS194是如何连接的。首先把两个芯片的时钟并在 起，接成同步时序电路。接着把两个芯片的并行数据输入端 D3D2D1D0全部连接在一起外接一个周期为一秒的方波信号，实现八 个灯一起闪烁。最后是左移和右移信号的处理。上面的芯片所驱动 的灯先依次点亮，所以右移时的输入信号应从它的SR输入，接高电 平；把上面的芯片的输出Q3接下面芯片的SR，这样右移时的信号就 可以从第一个芯片的Q0一直传递到第二个芯片的Q3了。左移时也一 样，输入信号接下面芯片的SL，下面芯片的Q0接上面芯片的SL。在 图5-31中，左移和右移的输入信号直接来自74LS194的输出。
核心器件74LS194简介 核心器件74LS194简介
其实这个题目主要考察的是四位双向通用移位寄存器74LS194的灵活 应用，四个灯可用四个发光二极管表示。74LS194的引脚图如Fra Baidu bibliotek所示。
图5-24 74LS194的引脚
A、B、C、D为并行输入端； 为并行输入端； QA、QB、QC、QD为并行输出端 为并行输出端； QA、QB、QC、QD为并行输出端； SR为右移串行输入端 为右移串行输入端； SR为右移串行输入端； SL为左移串行输入端 为左移串行输入端； SL为左移串行输入端； S0、S1为操作模式控制端 为操作模式控制端； S0、S1为操作模式控制端； CLR为直接无条件清零端 为直接无条件清零端； CLR为直接无条件清零端； CLK为时钟脉冲输入端 为时钟脉冲输入端。 CLK为时钟脉冲输入端。 74LS194有 种不同操作模式： 74LS194有5种不同操作模式： 并行送数寄存； 并行送数寄存； 右移(方向由→ 右移(方向由→)； 左移(方向由→ 左移(方向由→)； 保持及清零。 保持及清零。 S0、S1和CLR端的控制作用 端的控制作用. S0、S1和CLR端的控制作用.
图5-29 产生S1S0的三进制同步计数器
5.3.3 仿真
根据以上分析，连接电路如图5-30所示，其中省去了555及二分频电 路，直接用数字脉冲源进行仿真。另外，图中所有D触发器的异步输 入端在实际电路连接时最好接高电平。产生时钟的电路用与非与非 逻辑替代了与或逻辑，因为与非门的应用最普遍。 平时我们在设计电路时，通过卡诺图化简得到的与或式，要想全部 用与非门实现，可在草纸上直接画成与或逻辑，然后只需要在与门 的输出端与此线的另一头即或门的输入端各加一个小圆圈，两个逻 辑非抵消，不影响逻辑关系，直到把或门的输入处理完毕为止。这 样或门前面的与门都变成了与非门，或门变成了非或门，而根据摩 根定理，非或门恒等于与非门。图5-30中的U4:B、U4:C和U4:D就是 用与非与非逻辑实现的与或逻辑。
S1S0信号的产生可用集成计数器实现，但在这里，为加强同步时序逻 辑电路的设计知识，我们使用D触发器来设计一个同步三进制计数器， 时钟周期为4秒。设计步骤如下： (1) 列状态真值表。 设S1S0对应的触发器输出分别为Q1Q0，则状态真值表如表5-6所示。
表5-6 74状态真值表
Q1n Q0n 0 0 1 1 0 1 0 1
移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生 器；串行累加器；可用作数据转换，即把串行数据转换为并行数据， 或并行数据转换为串行数据等。 把移位寄存器的输出反馈到它的串行输入端，就可进行循环移位， 如图3.10.2所示。把输出端和右移串行输入端相连接，设初始状态 =1000，则在时钟脉冲作用下，将依次变为 0100→0010→0001→1000→……，可见，它是一个具有四个有效状 态的计数器，这种类型的计数器通常称为环形计数器。图3.10.2电 路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作 为顺序脉冲发生器。
前面我们已经确定D0~D3接1Hz的方波信号，那么Q0~Q3在读 D0~D3的信号时是在CLK上升沿到来的一瞬间，看图5-26的 前半部分，如果二者一样，CLK的每个上升沿到来时读到的 都是高电平，灯就会一直亮着，不会出现闪的效果。所以， 当74LS194的工作方式为11时，一定要改变CLK的信号频率 为D0~D3信号频率的2倍，才可以在D0~D3的一个周期内出现 CLK的两个上升沿，Q0~Q3分别读到1和0各一次，如图5-26 的后半部分。 即正确的时钟信号在整个12秒时间应该是前8秒为1Hz的频 率，后4秒变为2Hz的频率，可以用555定时器产生2Hz的方 波信号，再用D触发器分频产生1Hz的方波信号，如图5-27 所示。二者分别与控制信号相与再通过或门即可得到CLK信 号。
下面再来分析S1S0的信号。四种工作方式中剔除第一种S1S0 为00的情况，那么S1S0应按01、10、11的顺序循环，可设计 一个同步计数器，时钟周期为4秒，共三个状态。S1及S0的波 形应如图5-28所示。S1S0与非及相与的结果如图中后两个信 号，正好用来分别锁定1Hz及2Hz信号，分别与它们相与后再 进入或门，即产生了正确的时钟信号，
设计报告要求
题目：四路彩灯的设计 一、设计要求和思路 1、电路实现的功能 2、电路实现的方案（数字电路的方法 单片机的方法 可编程逻辑器件的方法）
二、主要芯片介绍
1、移位寄存器：74LS194 2、锁存器：74LS74 3、与非门：74LS00 (芯片的功能表、芯片管脚图、仿真)
三、设计过程 1、各级子电路的实现和仿真 2、总体电路图 3、总体电路的仿真 4、电路的调试 （调试步骤，调试结果和要求的功能相比） 四、心得体会 五、参考文献
图5-25 74LS194的时序图
5.3.2 题目分析与设计
此题应把四路彩灯接在74LS194的Q0~Q3上，SR稳定接一高电平， SL稳定接地电位，而D0~D3接周期为1秒的方波信号。 下面关键是时钟和方式控制S1S0的信号如何实现才能满足题目的 要求。 三个过程每个4秒，加起来正好12秒。如果选择CLK为周期1s的方 波信号，好像就可以了，但是前两个过程可以，最后一个过程却 不能精确地实现。图5-26是正确的CLK信号与1Hz方波信号的比较。
四路彩灯的设计
徐瑞亚
电子信息学院
5.3 四 路 彩 灯
四路彩灯是数字电路设计中一个非常有趣的课题，题 目设计要求如下： 共有四个彩灯，分别实现三个过程，构成一个循环共 12秒； 第一个过程要求四个灯依次点亮，共4秒； 第二个过程要求四个灯依次熄灭，共4秒，先亮者后 灭； 最后4秒要求四个灯同时亮一下灭一下，共闪4下。
图5-30 四路彩灯的仿真图
扩展电路
在四路彩灯电路的设计过程中，你可以充分发挥自己的想象空间，扩展出花样不 同的电路。我们会想到用两片74LS194来完成八路彩灯电路的设计，要求可以和前 面的例子一样，也可以不一样。如果彩灯的动作是两个、两个一组，八个彩灯共 分成四组，依次点亮和熄灭，共同闪烁，应该怎样实现？或者说两个、两个一组， 流水似的向左或向右滚动，又该怎样实现？其实，关键问题有两个：一是四路彩 灯的工作方式(右移、左移或并行输出)，二是信号的模式(三个输入信号各是什么 样的状态？高电平、低电平抑或是方波)。解决了这两个问题，其它就很容易明白 和实现了。 下面我们重点来分析一下八路彩灯的实现方法。要求和上例一样，八个灯从左到 右依次点亮，各一秒，共八秒；接下来八个灯从右到左依次熄灭，各一秒，共8秒； 最后八个灯同时闪烁八次，也是八秒。共24秒。 因为前例中我们已经做了详细的分析，这里的灯的动作流程没有什么变化，只不 过要把两片74LS194连接成一个整体，接收统一的指令来工作。另外我们把它们的 移位方式控制信号S1S0的产生电路变成易于实现的集成电路来完成。 图5-31是已设计完成的仿真电路图。
Q1n+1 Q0n+1 × 1 1 0 × 0 1 1
(2) 求状态方程。 根据列出的状态真值表，分别求出Q1和Q0的状态方程为
Q1
n +1
= Q 1Q 0
Q0
n +1
= Q1
(3) 求驱动方程。 由D触发器的特性方程可直接写出驱动方程为
D 1 = Q 1Q 0
D 0 = Q1
(4) 电路实现。
图5-31 八路彩灯的仿真图
计数器74190是一个中规模集成、十进制可逆计数器，通过或门把它 接成一个模三的计数器，即当输出为0100时，装入数据0001，构成 循环0001→0010→0011→ 0001。 74190的Q1Q0输出作为两片74LS194的移位方式控制信号S1S0，把两 片74LS194的S1和S0分别并起来后再接这两个信号。图中74190接成 了加计数的形式。 再来看一看两片74LS194是如何连接的。首先把两个芯片的时钟并在 起，接成同步时序电路。接着把两个芯片的并行数据输入端 D3D2D1D0全部连接在一起外接一个周期为一秒的方波信号，实现八 个灯一起闪烁。最后是左移和右移信号的处理。上面的芯片所驱动 的灯先依次点亮，所以右移时的输入信号应从它的SR输入，接高电 平；把上面的芯片的输出Q3接下面芯片的SR，这样右移时的信号就 可以从第一个芯片的Q0一直传递到第二个芯片的Q3了。左移时也一 样，输入信号接下面芯片的SL，下面芯片的Q0接上面芯片的SL。在 图5-31中，左移和右移的输入信号直接来自74LS194的输出。
核心器件74LS194简介 核心器件74LS194简介
其实这个题目主要考察的是四位双向通用移位寄存器74LS194的灵活 应用，四个灯可用四个发光二极管表示。74LS194的引脚图如Fra Baidu bibliotek所示。
图5-24 74LS194的引脚
A、B、C、D为并行输入端； 为并行输入端； QA、QB、QC、QD为并行输出端 为并行输出端； QA、QB、QC、QD为并行输出端； SR为右移串行输入端 为右移串行输入端； SR为右移串行输入端； SL为左移串行输入端 为左移串行输入端； SL为左移串行输入端； S0、S1为操作模式控制端 为操作模式控制端； S0、S1为操作模式控制端； CLR为直接无条件清零端 为直接无条件清零端； CLR为直接无条件清零端； CLK为时钟脉冲输入端 为时钟脉冲输入端。 CLK为时钟脉冲输入端。 74LS194有 种不同操作模式： 74LS194有5种不同操作模式： 并行送数寄存； 并行送数寄存； 右移(方向由→ 右移(方向由→)； 左移(方向由→ 左移(方向由→)； 保持及清零。 保持及清零。 S0、S1和CLR端的控制作用 端的控制作用. S0、S1和CLR端的控制作用.