四川大学计算机组成和体系结构

●硬件软件等效性：一切硬件可以实现的软件也可以实现反之亦然

●计算机3个组成部分：处理器，储存器，IO设备

●系统总线是计算机内部各部分间的一组电学连线，用来在系统内部传递数据和指令.

●Cpu：中央处理器负责提取程序指令，并对指令进行译码，然后按程序规定的顺序对正确的数据执行

各种操作

●ALU算术逻辑单元：在程序执行过程中用于进行逻辑运算和算术运算

●摩尔法则：硅芯片的密度每十八个月翻一番。

● SSI 小规模集成电路 MSI中规模集成电路 LSI大规模集成电路 VSI超大规模集成电路

●冯诺依曼主要结构：中央处理器，控制单元，算术逻辑单元，寄存器，程序计数器，IO设备，主存；

具有执行顺序指令的处理能力；在主存储器系统和CPU的控制单元之间，包含一条物理上的或者是逻辑上的单一通道，可以强制改变指令和执行的周期。

●CUP可以分成两部分：数据通道和控制单元。

●控制单元：该模块负责对各种操作进行排序并保证各种正确的数据适时出现在所需的地方

●总线：一组导电线路的组合，作为共享和公用的数据通道将系统内的各个子系统连接到一起（点对点，

多点）

●总线包括数据总线，地址总线，控制总线和电源线。

●数据总线：用于数据传递的总线；控制总线：指示哪个设备允许使用总线，以及使用总线的目的，也

传递有关总线请求，中断和时钟同步信号的响应信号。地址总线：指出数据读写的位置。

●同步synchronous总线：事件发生的顺序由时钟脉冲来控制

●异步总线：负责协调计算机的各种操作，用握手协议来强制实现与计算机其他操作同步

●总线仲裁：菊花链仲裁方式Daisychain 缺乏公平

●集中式平行仲裁方式centralized 瓶颈效应

●采用自选择的分配式仲裁方式 self-detetection

●采用冲突检测的分配式仲裁方式：以太网用这种

●总线周期：完成总线信息传送所需的时钟脉冲间的时间间隔

●时钟周期：定义为时钟频率的倒数，时钟周期是计算机中最基本的最小的时间单位，一个时钟周期内，

CPU仅完成一个最基本的动作。（量度系统指令的性能）

●中断：改变系统正常执行流程的各种事件

●中断类型`：屏蔽中断：可以禁止或忽略；非屏蔽中断：高优先级别中断，不能被禁止，必须响应。（还

有同步中断，异步中断）

●中断驱动IO如何工作;cpu识别一个中断请求时，确认中断服务地址，并且执行这一中断服务的程序。

Cpu从原来的程序转去执行某个特定的程序进程处理中断，进行取指译码执行周期，直到中断程序编码运行完毕。Cpu在返回之前运行的程序

●通道控制的I/O与中断控制的I/O有什么不同：中断控制的I/O每次传输一个字节，而通道控制的I/O

只是在一组字节的传输完成或者失败后才会中断CPU.而且中断控制的I/O只需要很少的CPU

●RISC:多寄存器组，每条指令允许3个寄存器操作数，用片上寄存器窗口执行参数传递，单周期指令，

硬件连线控制，高度流水线，固定长度指令，使用编译器解决复杂性问题，寻址方式少

●CISC：单寄存器，每条指令允许一个或者2个，低效率片，多周期，微程序控制，低度流水线，可变

长度指令，利用微代码解决复杂问题，多寻址方式

●MARIE包括存储器（存储程序和数据）和CPU（ALU和寄存器组成）。

●AC：累加器，保存数据值；

●MAR：储存器地址寄存器，保存被引用数据的存储器地址

●MBR：存储器缓冲寄存器，用来保持程序将要执行的下一条指令

●PC：程序计数器，用来保持程序将要执行的下一条指令的地址

●IR:指令寄存器，用来保持将要执行的下一条指令

●Load 1；Store 2；Add 3；Subt 4；Input 5；Output 6；Skipcond 8(有条件的跳过下一条指令)；

●扩展操作码：设计一个指令总长度固定的指令系统体系结构

●CPU三种不同的体系结构：堆栈体系机构；累加器体系结构；通用寄存器体系结构。

●固定长度和可变长度优缺：固定长度：浪费存储空间，执行速度快；可变长度译码比较复杂，节省

储存空间

●寻址方式：立即寻址，在指令中操作代码后面的数值被直接引用

●直接寻址，指令中直接指定要引用的数值的存储器地址

●寄存器寻址，与直接寻址相似，指令地址域包含的是一个寄存器引用

●间接寻址，操作数有效地址通过访问这个存储器地址来获取

●变址寻址和基址寻址;变址寄存器存储一个偏移量，用来与操作数相加产生指令所要求的

有效地址、基址寄存器保存一个基地址，对应的指令地址域中的内容所表示的是偏离该基地址的位移量

●寄存器：存储二进制数据硬件设备，位于处理器内部，存储信息的，数值移位的，数值比较的，变址

的，控制程序循环的寄存器

●ISA指令集体系结构

●Cache访问方式：按照内容进行存取

●Main memory访问方式：按照地址进行访问

●小端：将低位的字节首先存放到低位的地址，然后再将最高位的字节存放到高位地址

●大端：将最高位的字节存放到低位地址然后再存放最低位的字节

●流水线：有些cpu将取指译码执行周期分解成较小的步骤，其中的某些较小的步骤可以并行执行。

●两种基本类型的存储器：RAM和ROM。

●存储器分层结构系统基本类型包括：寄存器，高速缓存，主存储器和辅助存储器。

●主存储器使用DRAM的好处：存储密度高，价格便宜，消耗的功耗低，比SRAM产生的热量小很多。

●脏块：高速缓存中的脏块是指已经被修改过的数据块。

●Speedup：加速率计算机系统整体性能的速度提升、

●Hit（命中）-CPU请求的数据就驻留在要访问的存储器层中。

●Miss（缺失）-CPU请求的数据不在要访问的存储器层。

●Hit rate（命中率）-访问某个特定的存储器层是，CPU找到所需数据的百分比。

●Miss rate（缺失率）-访问某个特定的存储器层是，CPU找不到所需的数据百分比。

●Miss penalty缺失损失-CPU处理一次缺失时间所需要的时间，其中包括利用新的数据取代上层存储

器中的某个数据块所需要的时间，再加上将所需数据传送给处理器所需要的附加时间。

●引用的局部性：计算机程序对存储器的引用常常会有集中成组成簇的形式。

●时间局部性：最近访问过的内容很可能在不就的将来再次被访问。

●空间局部性：对存储器地址空间的访问形成团簇的集中倾向。

●顺序局部性：访问存取器的指令倾向于按顺序执行。.

●三种高速缓存映射模式：直接映射的高速缓存：采用模块方式来指定高速缓存和主存储器之间的映射

关系。（Y=x mod n）全关联高速缓存：主存储器中的每个数据块都映射到高速缓存中指定的存储单元位置。组关联高速缓存：使用地址将主存储器中的数据映射到高速缓存中的摸个指定的存储单元。

映射到由几个高速缓存快组成的某个块中。

●域的划分：字域：用来唯一的识别和确定来自摸个指定的数据块中的一个数据字。块域：(block)必

须选择一个唯一的告诉缓存快。标记域（tag）：通过标记可以唯一识别和确定一个数据块

●有效存取时间effective access time，EAT是使用命中率与相连存储器层次的相对访问时间产生的