USB2.0接口EMC设计方案

合集下载

USB应用中的EMC兼容设计

USB应用中的EMC兼容设计USB端口对PC外设的发展起到了革命性的推动作用，并且正变得越来越流行，比如在采集测量数据或在机器上安装软件更新等应用中就非常常见。

作为用于数据传输的一种总线系统，只要有移动设备连着的地方就有它的身影。

虽然在日常生活中使用的连接器看起来非常结实，但USB应用开发人员仍然必须重视这些接口的保护。

在Intel公司的“高速USB平台设计指南”中，甚至提高了考虑USB端口易感性因素的重要性。

Intel建议用电流补偿型扼流圈抑制 EMI，再用其它元件防止静电放电(ESD)。

电子设备经常会遭受静电放电。

静电放电脉冲电压可能高达30kV，因此对所有类型的集成电路来说都是非常危险的。

目前有些IC对静电放电来说是“安全的”，但这种安全性只是对一小部分潜在威胁来说是有保证的。

日常操作表明：额外保护是必不可少的。

只有采取外部保护措施才能开发出整块电路板不受静电放电影响以及高度可靠的产品来。

专门的抑制措施同样也是必需的。

无线联网的电子设备如今是遍地开花，它们的数量正在与日俱增。

使自己的产品不受辐射干扰的影响非常重要。

只有考虑了预期的干扰形式，才能在设计中及时集成必要的抑制元件，进而缩短开发周期。

我们知道，自身产品的辐射型干扰也必须处于某个电平之下。

这可以通过EMC测试实验室进行很精确的评估。

如果产品没有通过这种测试，那么立马返工的成本将超过抑制元件成本的好几倍。

实际的抗干扰能力在提到干扰对USB的影响时，差分模式数据传输与简单的同轴电缆相比具有很大的优势。

在感性干扰效应(磁场)情况下，导线的绞合可以弥补干扰效应。

鉴于每根双绞线的部分电感的对称性，干扰会彼此影响补偿效果。

这种抗干扰效果在实际应用中会大打折扣。

●USB控制器的输入/输出不是完全对称的，因此USB信号显示出共模干扰。

●Layout与HF/EMC不兼容，寄生电容和缺少波阻匹配会产生共模干扰。

●电路设计(USB滤波器)不充分，滤波器影响信号质量，和/或插损太低。

USB2.0中物理层接口的设计

USB2.0中物理层接口的设计
USB（Universal Serial Bus）是一种用于连接计算机和外部设备的通用接口标准。

USB接口的设计包括物理层、数据链路层、网络层和传输层等多个方面，其中物理层接口设计是USB通信的基础。

USB2.0是USB接口的一种版本，具有更高的传输速度和更好的兼容性。

在USB2.0中，物理层接口的设计是为了提供可靠的数据传输和稳定的电力传输。

该设计的目标是在不增加成本和复杂性的情况下，提供更高的传输速度和更好的性能。

USB2.0物理层接口的设计使用了差分信号传输技术。

差分信号传输技术通过同时传输正负两个相等但反相的电信号来传输数据。

这种设计可以有效地抵抗电磁干扰和噪声，提高数据传输的可靠性和稳定性。

在物理层接口设计中，USB2.0还使用了多级信号放大器和等化器等技术来增强信号的强度和稳定性。

多级信号放大器可以增加信号的幅度，提高传输距离和速度。

而等化器可以对信号进行补偿，消除传输过程中的失真和衰减，确保数据的完整性和准确性。

此外，USB2.0物理层接口的设计还考虑了功耗和供电问题。

USB2.0接口提供了两个供电线路，分别用于传输数据和提供电力。

这样可以避免数据传输对供电造成的干扰，保证设备的正常工作。

USB2.0中物理层接口的设计不仅仅关注了传输速度和性能，还考虑了可靠性、稳定性和兼容性等方面。

通过使用差分信号传输技术、多级信号放大器和等化器等技术，USB2.0接口能够在不增加成本和复杂性的情况下提供更好的数据传输和电力传输能力。

这些设计的应用使得USB2.0成为一种被广泛应用于计算机和外部设备连接的通用接口。

USB保护电路的EMC设计

USB保护电路的EMC设计1.确定电路布局电路布局是EMC设计中的重要一环。

首先，需要将接地电路的尽可能短。

接地电路是消除电磁串扰的关键，良好的接地是保证设备EMC性能的基础。

其次，将高频信号线与低频信号线分离布局，减少彼此之间的相互干扰。

此外，还需要根据系统需求，合理布局各个电路模块，减少信号线的长度和走线面积。

2.适当选择滤波器滤波器的设计对于EMC起着至关重要的作用。

在USB保护电路中，常常需要使用滤波器来抑制高频噪声和滤除电源线上的电磁干扰。

常用的滤波器包括LC滤波器、Ferrite Beads和EMI滤波器等。

在选择滤波器时，需要根据系统的特点和需求，合理选择滤波器的参数和类型。

3.良好的接地设计良好的接地设计是EMC设计中的重要一环。

首先，需要构建星型接地系统，即将所有的接地点连接在一起，并与外部接地点相连接。

其次，需要采用大面积的接地层来减少环路面积，并且减少共模噪声的辐射和接收。

另外，还要注意将模拟和数字地线分离布局，减少相互之间的干扰。

4.抗干扰设计在USB保护电路的EMC设计中，抗干扰设计是重要的一环。

主要包括以下几个方面：首先，需要合理选择电容和电感元件，以增加抑制干扰的能力。

其次，需要适当加入屏蔽罩或屏蔽层，以减少电磁辐射和电磁感受。

另外，要合理设置地孔和电流回路，在设计中避免环路，减少电磁干扰。

5.可靠的布线设计布线设计也是EMC设计中的关键一环。

在USB保护电路中，需要合理规划信号线和电源线的走线路径，尽量减少信号线的长度和延迟。

此外，还要合理设计PCB板的层压结构，减少信号线的串扰和电磁辐射。

6.使用合适的材料和元件选择合适的材料和元件也是EMC设计中的重要一环。

例如，选择具有良好屏蔽性能的材料和元件，如磁性材料、屏蔽罩等，以减少电磁辐射和电磁感受。

另外，选择高频特性好的元件，如高频滤波器等，以提高系统的EMC性能。

总结起来，USB保护电路的EMC设计是确保设备电磁兼容性和可靠性的重要环节。

USB2.0主机端控制器协议层的设计及实现

USB2.0主机端控制器协议层的设计及实现摘要：本文简要介绍了USB 2.0协议层的通信原理，描述了USB 2.0主机端控制器核心部分的划分、设计及实现。

通过Cadence公司的NCSim 进行了软件仿真，最后在XILINX公司的FPGA上加以了验证，结果符合USB 2.0协议要求。

关键词：USB2.0；协议层；状态机引言USB（Universal Serial Bus）是当今流行的一种PC外围设备接口标准[1]。

它具有即插即用、可热插拔等的优点，在实际应用中连接简单、使用方便。

本文简要介绍了USB 2.0协议层的通信原理，并根据USB 2.0协议规范，利用Verilog硬件描述语言完成了主机端控制器协议层的设计，通过Cadence公司的NCSim进行软件仿真之后，在XILINX公司的Virtex xcv300efg456-6芯片上进行了验证。

1 协议层通信原理USB接口是以令牌包(token-based) 为主的总线协议，PC主机掌握着总线的一切主控权[1]，除令牌包外，还有数据封包、握手封包、特殊封包等。

令牌包还可细分为OUT、IN、SETUP、SOF等4种封包格式，其他几个封包也同样可以细分为多种封包格式。

在USB的传输中，每一个传输包含一笔或多笔事务，每一笔事务包含一到三个封包[2]。

USB有4种传输类型：控制传输、批量传输、中断传输和实时传输，每种传输类型用以处理不同的需求。

具体来讲，批量传输类型用于对时间要求不严格的数据传输，可以发送大量数据而不会阻塞总线，并能通过错误检测和重试的方式保证主机和功能部件之间数据的无错发送。

控制传输模块用以发送与设备的能力和配置有关的请求和数据，也可传输任何其他用途的信息块。

中断传输类型适用于在一个规定的时间里传输一个中等数量的数据，通常应用在键盘、鼠标、其他指针设备和集线器的状态报告中，中断传输令设备引起硬件中断，将使计算机产生一个快速响应。

实时传输类型是对数据以一个恒定的速率或在规定时间内完成的传输，仅包含令牌和数据两个时相，而不包含握手时相，因此不具备错误校正的能力，所接收的信息偶尔会包含少量的错误。

数据采集卡USB2_0接口设计

嵌入式技术电　子　测　量　技　术 EL ECTRON IC M EASU REM EN T TECHNOLO GY第33卷第1期2010年1月　数据采集卡USB2.0接口设计乔立岩　吴江伟　徐红伟(哈尔滨工业大学自动化测试与控制系　哈尔滨　150001)摘　要:数据采集在工业生产中的使用日益普遍。

在对数采卡硬件组成进行综述的基础上,详细描述了一种USB 接口的设计方案,包括USB接口的硬件结构设计、接口逻辑编写和USB固件程序、驱动程序以及应用程序的设计方法。

并通过实验对整个接口设计进行检测,实验结果证明该接口设计满足预期的目的和设计精度要求,传输速度可达20MB/s。

关键词:USB;固件程序;通用驱动程序;Lab windows/CV I中图分类号:TP334.7 文献标识码:BDesigns of USB2.0interface of data acquisition cardQiao Liyan　Wu Jiangwei　Xu Hongwei(Dept.of Automatic Test and Control,Harbin Institute of Technology,Harbin150001)Abstract:Data acquisition has been widely used in industrial production.Based on summarization of the hardware architecture,the thesis gives a detailed description of the design of USB interface,including the hardware design of USB2.0,The interface logic design in FP GA,USB firmware design,USB driver program design,and the application design.Through the experimental test,the result proves the design meets the accuracy and application objective expected,the data transporting rate is up to20MB/s.K eyw ords:USB;Firmware;GPD;Lab windows/CVI0　引言本设计中数据采集卡依据给定的激励信号将采集到的数据实时保存到板卡上的存储器中,待采集完成后上传到计算机中进行分析处理。

USB2.0接口EMC防雷设计方案

USB2.0接口EMC防雷设计方案USB2.0接口EMC设计方案一、接口概述USB 通用串行总线（英文：Universal Serial Bus，简称USB）是连接外部装置的一个串口汇流排标准，在计算机上使用广泛，但也可以用在机顶盒和游戏机上，补充标准On-The-Go （OTG）使其能够用于在便携装置之间直接交换资料。

USB接口的电磁兼容性能关系到设备稳定行与数据传输的准确性，赛二、接口电路原理图的EMC设计1. USB2.0接口防静电设计图1 USB 2.0接口防静电设计接口电路设计概述：本方案从EMC原理上，进行了相关的抑制干扰和抗敏感度的设计；从设计层次解决EMC 问题。

电路EMC设计说明：（1）电路滤波设计要点：L1为共模滤波电感，用于滤除差分信号上的共模干扰；L2为滤波磁珠，用于滤除为电源上的干扰；C1、C2为电源滤波电容，滤除电源上的干扰。

L1共模电感阻抗选择范围为60Ω/100MHz~120Ω/100MHz，典型值选取90Ω/100MHz；L2磁珠阻抗范围为100Ω/100MHz ~1000Ω/100MHz，典型值选取600Ω/100MHz ；磁珠在选取时通流量应符合电路电流的要求，磁珠推荐使用电源用磁珠；C1、C2两个电容在取值时要相差100倍，典型值为10uF、0.1uF；小电容用滤除电源上的高频干扰，大电容用于滤除电源线上的纹波干扰；C3为接口地和数字地之间的跨接电容，典型取值为1000pF，耐压要求达到2KV以上，C3容值可根据测试情况进行调整；（2）电路防护设计要点D1、D2和D3组成USB接口防护电路，能快速泄放静电干扰，防止在热拔插过程中产生的大量干扰能量对电路进行冲击，导致内部电路工作异常。

D1、D2、D3选用TVS，TVS反向关断电压为5V；TVS管的结电容对信号传输频率有一定的影响，USB2.0的TVS结电容要求小于5pF。

接口电路设计备注：如果设备为金属外壳，同时单板可以独立的划分出接口地，那么金属外壳与接口地直接电气连接，且单板地与接口地通过1000pF电容相连；如果设备为非金属外壳，那么接口地PGND与单板地GND直接电气连接。

USB接口防静电方案列表

USB接口防静电方案列表
作为电脑和电子产品必备接口，USB堪称万能接口。

你的USB接口是2.0还是3.0？不管是使用还是设计接口都要考虑。

各USB接口理论传输速度如下：
USB 1.0：1.5 Mbps（Low Speed）
USB 1.1：12 Mbps（Full Speed）
USB 2.0：480 Mbps（Hi Speed）
USB 3.0：5 Gbps（640 Mbps, Super Speed）
USB3.1：10 Gbps
USB2.0接口静电保护
USB2.0提供500Mbps的传输速度，本方案采用单颗器件防护,节约空间，
保证信号完整性，满足IEC61000-4-2，等级4，接触放电8kV，空气放电15kV
如对Vbus有过流要求，需配PTC保护。

双USB 接口静电保护
USB2.0提供500Mbps的传输速度，本方案采用单颗器件防护2个USB,节约空间，保证信号完整性，满足IEC61000-4-2，等级4，接触放电8kV，空气放电15kV如对Vbus有过
流要求，需配PTC保护。

可以采用单颗器件同时保护高速数据线，满足静电的测试要求。

电子产品的接口防护需用过压保护器件，很多工程师意识到要用保护器件，但由于选型不当或没按照ESD电路PCB设计原则，造成产品静电测试或EMC测试不通过，产品多次验证测试，浪费人力财力，造成产品延迟上市的事情总有发生，或过度设计，造成成本压力。

雷卯电子专业为客户提供电磁兼容EMC的设计服务，提供实验室做摸底测试，从客户高效，控本方便完成设计，希望为更多的客户能快速通过EMC的项目，提高产品可靠性尽力。

雷卯电子电磁兼容实验室，提供免费测试，提供外围静电保护参考电路。

HDMI、USB 2.0等高速端口的ESD保护(一)

HDMI、USB 2.0等高速端口的ESD保护(一)在高速数据率下，低ESD庇护对于保持 2.0、IEEE 1394以及ITV操作中用法的DVI和协议的数据完整性十分关键。

为实现良好的ESD庇护，应当选用具有什么特性的庇护器件呢？布局布线又有什么特别要求呢？本文给出具体分析。

在高速数据率下，低电容ESD庇护对于保持USB 2.0、IEEE 1394以及ITV操作中用法的DVI和HDMI协议的数据完整性是很关键的。

全世界有数百万的家庭都已经在通过卫星电视、有线电视以及陆地广播享用互动式电视(ITV)服务。

借助于计算机技术，ATSCACAP协议正在通过数据广播(PC下载) 以及实时互动应用服务成为富有生命力的广播服务。

通过将计算机装入电视机并为数字式增强嬉戏、运动、互动广告、信箱和因特网接入功能，ITV正在成为电视和家庭消遣的一道风景线。

随着这些行业的汇聚联合，创造商必需对设备需求作出响应，以便容纳更高的数据率以及符合当前和拟议中的通信需求。

另外，庇护昂贵的设备不会受到因用户错误操作、环境危害或电源变幻所引起的致命的损坏也是一项关键的设计课题。

USB2.0、IEEE 1394、ITV应用和操作中用法的数字式可视接口(DVI)和高清楚度多媒体接口(HDMI)协议允许高速数据传输率，并可以支持即插即用热插拔安装和操作。

但这些外部端口很简单受到来自工作环境和周边设备的破坏性的 ESD 脉冲的损害。

ESD抑制器件除了庇护数据传输线路之外，必需保持其信号的完整性。

通常，USB 2.0支持480Mbps(bits per second)的数据传输；DVI和HDMI协议更是分离支持高达 8Gbps和5Gbps的数据传输带宽。

在USB2.0、DVI和HDMI的高速数据率下，传统庇护装置的寄生电容可能破坏信号的完整性或令其失真。

失真表现为由较慢的升高和下降时光所致的高态/低态瞬变的前沿和后沿被修圆。

升高和下降时光较慢会给系统带来一些问题，其中最重要的是时序问题。

硬件设计：接口--USB2.0电路设计

硬件设计：接⼝--USB2.0电路设计参考资料：⼀、USB2.0物理特性 1.1、USB接⼝ USB连接器包含4条线，其中VBUS、GND⽤于提供5V电源，电流可达500mA；⽽D+、D-⽤于USB数据传输。

D+、D-是⼀组差分信号，差分阻抗为90欧，具有极强的抗⼲扰性；若遭受外界强烈⼲扰，两条线路对应的电平会同时出现⼤幅度提升或降低的情况，但⼆者的电平改变⽅向和幅度⼏乎相同，所以两者之间的电压差值可始终保持相对稳定。

扩展：USB OTG(即USB On-The-Go)技术在完全兼容USB2.0标准的基础上，增添了电源管理(节省功耗)功能，它允许设备既可作为主机，也可作为外设操作，实现了在没有主机的情况下，设备与设备之间的数据传输。

例如数码相机直接连接到打印机上，通过OTG技术，连接两台设备间的USB⼝，将拍出的相⽚⽴即打印出来。

USB OTG接⼝中有5条线： 2条⽤来传送数据D+ 、D-; 2条是电源线VBUS、GND; 1条是ID线，⽤于识别不同的电缆端点，mini-A插头(即A外设)中的ID引脚接地，mini-B插头(即B外设)中的ID引脚浮空。

当OTG设备检测到接地的ID引脚时，表⽰默认的是A设备(主机)，⽽检测到ID引脚浮空的设备则认为是B设备(外设)。

1.2、反向不归零编码(NRZI) 反向不归零编码(Non Return Zero Inverted Code)的编码⽅式⾮常简单，即⽤信号电平的翻转代表“0”，信号电平保持代表“1”。

这种编码⽅式既可以保证数据传输的完整性，还不需要传输过程中包含独⽴的时钟信号，从⽽可以减少信号线的数量。

但是当数据流中出现长“1”电平时，就会造成数据流长时间⽆法翻转，从⽽导致接收器丢失同步信号，使得读取的时序发⽣严重的错误；所以在反向不归零编码中需要执⾏位填充的⼯作，当数据流中出现连续6个“1”电平就要进⾏强制翻转(即⾃动添加⼀位“0”电平)，这样接收器在反向不归零编码中最多每七位就会出现⼀次数据翻转，从⽽保证了接收器的时钟同步，同时接收器端会扔掉⾃动填充的“0”电平，保证了数据的正确性(即使连续6个“1”电平后为“0”电平,NRZI仍然会填充⼀位“0”电平); USB的数据包就是采⽤反向不归零编码⽅式，所以在总线中不需要时钟信号。

USB3.0电路EMC设计以及过压防护

USB3.0电路EMC 设计以及过压防护随着集成电路的飞速发展以及人们对大容量数据，高传输速率的需求，通用串行总线（Universal Serial Bus ）USB 接口迎来另一次飞跃，全新的USB3.0规格在2008年底正式完成并公开发布。

USB3.0传输速率达到4.8Gbps ，是USB2.0的10倍，同时最大供电电流达到1000mA ，这对线路的EMC 和过压防护器件器件提出更高要求。

1. EMC 设计USB2.0采用高速差分信号线来传输数据，USB3.0在保留原有的差分信号线基础上新增两对并行的高速差分信号线，实现高速传输的目的。

而超高的传输速率使EMI 辐射更为严重，同时自身也更容易耦合共模噪音，因此对EMC 设计和相关EMC 器件提出更高要求。

针对USB3.0, 需要在不同的线路添加相应的器件来达到降低EMI, 增强EMS 的目的，推荐的设计方案如下：UPZ1608E181-2R0TF SDCW2012-2-900TF SDCW2012U-2-900TF SDCW2012U-2-900TF UPZ1608E181-2R0TF上述设计中分别在供电线路和地线上串联一颗磁珠，可以滤除设备内部耦合噪音，阻止噪音通过数据线向外辐射。

差分线上采用共模扼流电感可以有效抑制共模噪音。

但是相比USB2.0，USB3.0最大供应电流达到1000mA ，根据 USB 3.0标准，供电电压应该保持在5V +/- 5%的范围, 接口电压范围在4.45V ～5.25V, 因此从USB 电源到连接器压降一般不能超过0.3V ，在磁珠上的压降一般不要超过0.1V, 考虑到最大1A 的供给电流，磁珠直流电阻要小于0.1欧姆，额定电流要大于1A 。

综合以上因素，可以选用顺络电子的UPZ1608E181-2R0TF, 直流阻抗标称值0.05欧姆，额定电流2A ，可以很好满足要求。

在共模扼流器的选择上，USB3.0中兼容2.0的数据线的共模扼流器可以沿用USB2.0的器件：SDCW2012-2-900TF 。

USB2.0接口EMC设计方案

USB2.0接口EMC设计方案一、接口概述USB 通用串行总线（英文：Universal Serial Bus，简称USB）是连接外部装置的一个串口汇流排标准，在计算机上使用广泛，但也可以用在机顶盒和游戏机上，补充标准On-The-Go （ OTG）使其能够用于在便携装置之间直接交换资料。

USB接口的电磁兼容性能关系到设备稳定行与数据传输的准确性，赛盛技术应用电磁兼容设计平台（EDP）软件从接口原理图、结构设计，线缆设计三个方面来设计USB2.0接口的EMC设计方案二、接口电路原理图的EMC设计本方案由电磁兼容设计平台（EDP）软件自动生成1. USB2.0接口防静电设计图1 USB 2.0接口防静电设计接口电路设计概述：本方案从EMC原理上，进行了相关的抑制干扰和抗敏感度的设计；从设计层次解决EMC 问题。

L1共模电感阻抗选择范围为60Ω/100MHz ~120Ω/100MHz，典型值选取90Ω/100MHz；L2磁珠阻抗范围为100Ω/100MHz ~1000Ω/100MHz，典型值选取600Ω/100MHz ；磁珠在选取时通流量应符合电路电流的要求，磁珠推荐使用电源用磁珠；C1、C2两个电容在取值时要相差100倍，典型值为10uF、0.1uF；小电容用滤除电源上的高频干扰，大电容用于滤除电源线上的纹波干扰；C3为接口地和数字地之间的跨接电容，典型取值为1000pF，耐压要求达到2KV以上，C3容值可根据测试情况进行调整；（2）电路防护设计要点D1、D2和D3组成USB接口防护电路，能快速泄放静电干扰，防止在热拔插过程中产生的大量干扰能量对电路进行冲击，导致内部电路工作异常。

D1、D2、D3选用TVS，TVS反向关断电压为5V；TVS管的结电容对信号传输频率有一定的影响，USB2.0的TVS结电容要求小于5pF。

USB 2.0高速端口的ESD保护设计方案

USB 2.0 高速端口的ESD 保护设计方案通用串行总线(USB)高速数据应用也十分普遍，用户在热插拨任何USB 外设时可能会导致ESD 事件。

此外，在离导电表面几英寸的地方也可能发生空气放电，可能损坏USB 接口及芯片。

因此，设计人员必须为USB 元件提供ESD 保护。

业界制定了不少针对不同瞬态干扰的ESD 标准，比如针对系统级ESD 事件的IEC61000-4-2 国际标准。

另外还有一些元器件级的ESD 敏感度测试标准，如人体模型(HBM)和机器模型(MM)等。

USB 2.0 高速数据线路应用的半导体ESD 保护元件应当具备下列重要特性：极低电容：将USB 2.0 高速数据线路(480 Mbps)中的信号衰减减至最小；快速动作响应时间(纳秒级)：在ESD 脉冲信号快速上升时保护USB 元件；低泄漏电流：将额定工作条件下的功率消耗减至最低；强固性：能够承受很多次的ESD 事件冲击而不受损伤；小封装：集成型更小封装本文介绍安森美半导体的新的低电容瞬态电压抑制器(TVS)二极管阵列NUP4114UPXV6 的主要特性，并讨论如何为USB 2.0 高速数据线路提供有效的ESD 保护。

NUP4114UPXV6 的特性及配置选择NUP4114UPXV6 是一款非常适合USB 2.0 高速数据线路ESD 保护的TVS 二极管阵列。

该器件具有0.8pF 的极低电容(I/O 线路与地之间的典型电容)，能将USB 2.0 高速数据线路中的信号衰减降至最低。

该器件满足13 kV 接触放电的系统级IEC61000-4-2 标准，并能承受人体模型3B 类(超过8 kV)和机器模型C 类(超过400V)的CMOS 器件级ESD 额定脉冲，具有强固的ESD 保护性能。

此。

USB 2.0的EMI和ESD设计

USB 2.0的EMI和ESD设计提供双向、实时数据传输的USB接口，以其即插即用、可热插拔和价格低廉等优点，目前已成为计算机和信息电子产品连接外围设备的首选接口。

时下流行的USB2.0具有高达480Mbps的传输速率，并与传输速率为12Mbps的全速USB1.1和传输速率为1.5Mbps的低速USB1.0完全兼容。

这使得数字图像器、扫描仪、视频会议摄像机等消费类产品可以与计算机进行高速、高性能的数据传输。

另外值得一提的是，USB2.0的加强版USB OTG可以实现没有主机时设备与设备之间的数据传输。

例如。

数码相机可以直接与打印机连接并打印照片，PDA可以与其它品牌的PDA进行数据传输或文件交换。

USB接口的传输速率很高，因此如何提高USB信号的传输质量、减小电磁干扰(EMI)和静电放电(ESD)成为USB设计的关键。

本文以USB2.0为例，从电路设计和PCB设计两个方面对此进行分析。

图1：USB2.0的噪声抑制电路图当USB2.0接口采用高速差动信号传输方式时，由于接地层与电源层的信号摇摆，放射噪声会有所增加。

因此，为避免串扰并保证信号的完整性，消除将要混入高速信号中的共模噪声是电磁兼容设计的必要对策。

在图1所示的电路中，数据电源线和地线上分别串联一个阻抗为120欧姆、额定电流为2A的磁珠，而差分线对上则串联一个共模阻抗为90欧姆的共模扼流器。

共模抗流器由两根导线同方向绕在磁芯材料上，当共模电流通过时，共模抗流器会因磁通量叠加而产生高阻抗；当差模电流通过时，共模抗流器因磁通量互相抵消而产生较小阻抗。

以深圳顺络电子有限公司生产的共模抗流器SDCW2012-2-900为例，该器件在100MHz 的差模阻抗仅为4.6欧姆。

从图2所示的衰减特性也能看出共模扼流器对差分信号不会造成影响，主要是针对共模电流进行选择性的衰减。

图2：SDCW2012-2-900的衰减频谱由于USB接口具有可热插拔性，USB接口很容易因不可避免的人为因素而导致静电损坏器件，比如死机、烧板等。

USB2.0走线要求

USB2.0走线要求深圳市韬略科技USB通用串行总线(Universal Serial Bus)，目前我们所说的USB一般都是指USB2.0，USB2.0接口是目前许多高速数据传输设备的首选接口,从1.1过渡到2.O,作为其重要指标的设备传输速度，从1.5Mbps的低速和12Mbps的全速提高到如今的480Mbps的高速。

USB的特点不用多说大家也知道就是：速度快、功耗低、支持即插即用、使用安装方便。

正是因为其以上优点现在很多视频设备也都采用USB 传输。

USB2.0设备高速数据传输PCB 板设计。

对于高速数据传输PCB板设计最主要的就是差分信号线设计，设计好坏关乎整个设备能否正常运行。

一、USB2.0接口差分信号线设计USB2.0协议定义由两根差分信号线(D 、D-)传输高速数字信号，最高的传输速率为480 Mbps。

差分信号线上的差分电压为400mV，理想的差分阻抗(Zdiff)为90(1±O．1)Ω。

在设计PCB 板时，控制差分信号线的差分阻抗对高速数字信号的完整性是非常重要的，因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。

由于不同软件测量存在一定偏差，所以一般我们都是要求控制在80Ω至100Ω间。

差分线由两根平行绘制在PCB 板表层(顶层或底层)发生边缘耦合效应的微带线(Microstrip)组成的，其阻抗由两根微带线的阻抗及其和决定，而微带线的阻抗(Zo)由微带线线宽(W)、微带线走线的铜皮厚度(T)、微带线到最近参考平面的距离(H)以及PCB 板材料的介电常数(Er)决定，其计算公式为：Zo={87/sqrt(Er 1.41)]}ln[5.98H/(0.8WT)]。

影响差分线阻抗的主要参数为微带线阻抗和两根微带线的线间距(S)。

当两根微带线的线间距增加时，差分线的耦合效应减弱，差分阻抗增大；线间距减少时，差分线的耦合效应增强，差分阻抗减小。

差分线阻抗的计算公式为：Zdiff=2Zo（1-0.48exp(-0.96S/H))。

USB2.0接口差分信号线设计

引言通用串行总线(Universal Serial Bus)从诞生发展到今天，USB协议已从1．1过渡到2．O，作为其重要指标的设备传输速度，从1．5 Mbps；的低速和12 Mbps 的全速，提高到如今的480 Mbps的高速。

USB接口以其速度快、功耗低、支持即插即用、使用安装方便等优点得到了广泛的应用。

目前，市场上以USB2．0为接口的产品越来越多，绘制满足USB2．0协议高速数据传输要求的PCB板对产品的性能、可靠性起着极为重要的作用，并能带来明显的经济效益。

USB2．0接口是目前许多高速数据传输设备的首选接口，实践表明：在高速USB 主、从设备的研发过程中，正确设计PCB板能充分发挥USB2．O高速性能。

但是，若PCB板设计不当，则传输速率可能根本达不到预期目的，甚至会导致高速USB2．0设备只能工作在全速状态。

下面介绍USB2．0设备高速数据传输PCB板设计。

1 USB2．0接口差分信号线设计USB2．0协议定义由两根差分信号线(D 、D-)传输高速数字信号，最高的传输速率为480 Mbps。

差分信号线上的差分电压为400 mV，差分阻抗(Zdiff)为90(1±O．1)Ω。

在设计PCB板时，控制差分信号线的差分阻抗对高速数字信号的完整性是非常重要的，因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。

差分线2D模型如图1所示。

差分线由两根平行绘制在PCB板表层(顶层或底层)发生边缘耦合效应的微带线(Microstrip)组成的，其阻抗由两根微带线的阻抗及其和决定，而微带线的阻抗(Zo)由微带线线宽(W)、微带线走线的铜皮厚度(T)、微带线到最近参考平面的距离(H)以及PCB板材料的介电常数(Er)决定，其计算公式为：Zo={87/sqrt(Er 1．41)]}ln[5．98H/(0．8W T)]。

影响差分线阻抗的主要参数为微带线阻抗和两根微带线的线间距(S)。

2.0USB转以太网方案设计原理

低电平输入电压
高电平输入电压
低电平输出电压高电平输出电压输入上拉电阻输入下拉电阻输入漏电流
SR9800 datasheet
符号
Байду номын сангаас
测试条件
最小值典型值最大值单位
VOL 1.5K to Vcc33 VOH 15K to GND VDI VCM VSE CIN ILO
VIL
VIH
VOL VOH RPU RPD ILEAK
TXD-
USB 2.0转10/100M以太网控制电路
第3页
2012.10.18 Rev1.1
深圳市和芯润德科技有限公司
6、管脚描述
符号 I O I/O
描述输入输出输入/输出
符号 PU PD P
描述
内置上拉
内置下拉电源
SR9800 datasheet
管脚名称
I/O
USB 接口
D+
I/O
D-
I/O
3.0
3.3
150
1.75
1.8
300 -50
200
-10
-10
-360
700
-900
40.5
45
最大值 3.6
1.95
500 100
10 10 400 1100 -500 49.5
单位 V mA V
mV mV mV mV mV mV mV mV mV Ω
USB 2.0转10/100M以太网控制电路
0 ~ 70
单位 V V V V V oC
7.3 直流电气特性 (除非特别说明，Topr=25C, VCC33=3.3V, VCC18=1.8V, VGND=0V)

USB2.0标准保护电路设计指南_图文(精)

Application Note The Protection of USB 2.0 Applications Order Code 824 015 Competitor S 824 001 Competitor P I/O VRWM VCl,IO VCl,VDD VESD CIN IPP Package SOT23-6L SOT23-6L SOT23-6L SOT23-6L I/O 4 4 4 4 VRWM 5 5 5 5 V Cl,IO 12 22 14 28 VCl,VDD 7,5 15,5 9 19 VESD 12 kV 15 kV 8 kV 8 kV C IN 2 pF 3 pF 1 pF 3 pF IPP 12 A 12 A 5A 6A Number of I/O lines the TVS-Diode can protect Max. reverse working voltage ESD clamping voltage at I/O pin (IEC 61000-4-2, contact mode at 6kV ESD clamping voltage at VDD pin (IEC 61000-4-2, contact mode at 6kV Max. withstanding ESD pulse (IEC 61000-4-2, contact mode Input capacitance at I/O pin via. GND (VIN = 2,5V, VDD=5V Max. Withstanding surge current (8/20µs TLP Curve of different parts for VDD TLP Curve of different parts for I/O lines Recommended Layout for Single Single USB Port The two differential signal lines (D+ and D- are routed from connector to TVS-Diode (p/n 824 011 and via a common mode choke (p/n 744 232 090 to the USB controller as shown on the left picture below. This results in an awesome ESD protection and EMI suppression of both data lines. VBUS is routed like the signal line, but instead of the common mode choke a chip bead ferrite (p/n 742 792 641 is used.After the chip bead you may add a capacitor and a second chip bead as well to get the highest possible EMI suppression effect. For very sensible IC’s and / or high reliable applications you can get an optimized ESD suppression effect if you double contact a four-fold TVS array (p/n 824 015 like shown on right picture. JB, 2009-06-23 Page 6 of 9Application Note The Protection of USB 2.0 Applications Protection of single USB port Double protection of single USB port Designers preferring single channel components can also use the ESD Suppressors WE-VE. The connection has to be carried out from D+ / D- to GND. The other parts are connected in same way as above. Protection of single USB port Recommended Layout for Double USB Port According to single USB port protection the routing is very similar. Use here exactly the same parts as for single port protection and the protection level will also be the same. Protection of double USB port JB, 2009-06-23 Page 7 of 9Application Note The Protection of USB 2.0 Applications Bill of Material: Material: In this application note the following parts are used TVS-Diodes WE-TVS: 824 011: 824 015: Protection of 2 I&O lines and VDD line: Size SOT23-5L | 2pF CI/O | 5V VRWM | 5A IPP Protection of 4 I&O lines and VDD line: Size SOT23-6L | 2pF CI/O | 5V VRWM | 5A IPP ESD Suppressors WE-VE: 823 07 050 029: 823 06 050 029: Size 0402 | 0.2pF Ctyp | 5V VRWM | 17V VCL Size 0603 | 0.2pF Ctyp | 5V VRWM | 30V VCL Common Mode Chokes WE-CNSW: 744 232 090: Size 1206 | 370mA IDC | 300 mΩ RDC | 90Ω Impedance Chip Bead Ferrites WE-CBF: 742 792 641: Size 0603 | 2 000mA IDC | 150mΩ RDC | 300Ω Impedance USB-Connectors WR-COM: 614 008 260 21: 614 004 135 023: USB Typ A Connector | THT | Dual stacked USB Typ A Connector | THT | Vertical JB, 2009-06-23 Page 8 of 9Application Note The Protection of USB 2.0 Applications Interface Design Kit For an easy design of interfaces Würth Elektronik has launched a special Interface Design Kit. This design kit includes a design guide for USB 1.0 to USB 2.0, CAN, Ethernet, VGA, DVI, RS232 and RS485 interfaces and all the components used. These are ESDSuppressors, SMD Common Mode Chokes, Chip Bead Ferrites, LAN Transformers and the corresponding Connectors. In total are 35 different passive components with 235 parts and 4 evaluations boards in. The colour scheme makes it easy to locate the suitable parts for your application. Just follow the specific application colour and arrange your needed parts. For each application you find a simple block schematic where you see how to place the different components to get the best result. Try it - it’s worth each penny pen ny!! ny !! JB, 2009-06-23 Page 9 of 9。

USB2

USB2.0高速主机适配卡的设计摘要: 介绍一种新型的USB2.0高速主机适配适配卡的设计。

通过主机PCI总线接口,利用USB2.0主控制器主控制器,针对USB2.0高速数据传输带来的EMI/ESD问题,进行了全面的考虑和设计。

USB2.0高速主机适配卡性能完善、功能齐全,并已经通过EMC国际认证。

关键词: USB2.0 主机适配卡 PCI EMCUSB接口可提供双向、实时的数据传输,具有即插即用、性能可靠、价格低廉等优点,目前已成为计算机和通信电子产品连接外围设备的首选接口。

由于高速USB集线器、高速USB 功能部件的不断涌现,如数字图像器、扫描仪、视频会议摄像机、大容量数字存储设备等新型USB设备,在计算机和这些复杂的USB外设之间需要建立一个高速、高性能的数据传输。

USB2.0正是为了满足这种需求提出的,它的传输速率传输速率为480Mbps。

高速USB2.0与全速USB1.1和低速USB1.0完全兼容。

虽然新式的计算机至少提供两个USB端口,但多数都只能用于USB1.1和USB1.0的数据传输,不能支持USB2.0的数据传输。

USB2.0高速主机适配卡,可直接插入计算机的扩充槽内,利用PCI总线接口、可支持USB的操作系统,实现USB2.0的高速数据传输。

USB界面通过USB主控制器与计算机主机系统相连接。

USB主控制器不但提供与主机的PCI总线接口,同时也包含根集线器。

根集线器可提供一个或多个连接点用于USB设备的连接,从而使主机操作系统与USB设备之间可以彼此通信。

USB2.0主控制器是设计USB2.0高速主机适配卡的主要芯片。

目前世界上许多大公司如NEC、PHILIPS、VIA等都相继推出USB2.0主控制器。

本文采用NEC公司生产的USB2.0主控制器 uPD720100,设计出新型USB2.0高速主机适配卡,测量结果良好,满足USB2.0的设计规范,达到USB2.0设计要求,并已经通过EMC国际认证。

USB2.0接口EMC设计方案

电磁兼容设计平台（EDP）应用案例——以太网口USB2.0 接口 EMC 设计方案一、接口概述USB 通用串行总线（英文：Universal Serial Bus，简称 USB）是连接外部装置的一个串口汇流排标准，在计算机上使用广泛，但也可以用在机顶盒和游戏机上，补充标准On-The-Go （ OTG）使其能够用于在便携装置之间直接交换资料。

USB 接口的电磁兼容性能关系到设备稳定行与数据传输的准确性，赛盛技术应用电磁兼容设计平台（EDP）软件从接口原理图、结构设计，线缆设计三个方面来设计USB2.0 接口的 EMC 设计方案二、接口电路原理图的EMC设计本方案由电磁兼容设计平台（EDP）软件自动生成B2.0 接口防静电设计图1 USB 2.0接口防静电设计接口电路设计概述：本方案从 EMC 原理上，进行了相关的抑制干扰和抗敏感度的设计；从设计层次解决 EMC 问题。

电路 EMC 设计说明：（1）电路滤波设计要点：L1 为共模滤波电感，用于滤除差分信号上的共模干扰；L2 为滤波磁珠，用于滤除为电源上的干扰；C1、C2 为电源滤波电容，滤除电源上的干扰。

L1共模电感阻抗选择范围为60Ω/100MHz ~120 Ω /100MHz ，典型值选取90Ω/100MHz ；L2 磁珠阻抗范围为 100Ω /100MHz ~1000Ω /100MHz ，典型值选取 600Ω /100MHz ；磁珠在选取时通流量应符合电路电流的要求，磁珠推荐使用电源用磁珠；C1、C2 两个电容在取值时要相差 100 倍，典型值为 10uF、0.1uF；小电容用滤除电源上的高频干扰，大电容用于滤除电源线上的纹波干扰；C3 为接口地和数字地之间的跨接电容，典型取值为1000pF，耐压要求达到2KV 以上，C3 容值可根据测试情况进行调整；（ 2）电路防护设计要点D1、 D2 和 D3 组成 USB 接口防护电路，能快速泄放静电干扰，防止在热拔插过程中产生的大量干扰能量对电路进行冲击，导致内部电路工作异常。