重庆大学 数字电子技术试卷1
数字电路试题五套(含答案)
五、用74LS161构成六进制计数器，用两种方法实现，并画出状态图。74LS161的功能表
如下所示。（16分）
六、试分析下图的逻辑电路，写出电路的驱动方程、状态方程、列出状态转换真值表、画出状态转换图，说明电路的逻辑功能。（20分）
2、1） 2）
《数字电子技术》试卷三
一、填空题（共19分，每空1分）
1．按逻辑功能的不同特点，数字电路可分为和两大类。
2．在逻辑电路中，三极管通常工作在和状态。
3．（406）10=（）8421BCD
4．一位数值比较器的逻辑功能是对输入的数据进行比较，它有、、三个输出端。
5．TTL集成JK触发器正常工作时，其 和 端应接电平。
2.判断函数 是否会出现竞争冒险现象。（10分）
3.用数据选择器实现函数Z=F(A,B,C)=Σm(0,2,4,5,6,7)（10分）
X2
X1
X0
D0D1D2D3D4D5D6D7
4.下列电路为几进制计数器？画出状态转换图。（12分）
5.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换表、状态转换图、说明其逻辑功能。（18分）
3.
X2
X1
X0
D0D1D2D3D4D5D6D7
4.10进制计数器。从0110 1111
5.驱动方程：J1=K1=1
J2=K2=
J3=K3=
输出方程：C＝
状态方程：
从000 111
同步8进制加法计数器，当计数到111状态时C输出1
《数字电子技术》试卷五
一、填空题（20分）
1．数字信号只有和两种取值。
数字电子技术测试试卷与答案精选全文完整版
可编辑修改精选全文完整版附录D 模拟试卷及参考答案D.1 模拟试卷一、填空（共10小题，每空2分，共40分）1、(8C.4)16 = （ ）10 =（ ）8=（ ）2421BCD 。
2、将160个字符用二进制编码，至少需要（ ）位二进制码。
3、已知F =A(B +C)+A +C ，则其对偶式为（ ）；其反函数为（ ）。
（直接用对偶规则和反演规则）。
4、已知TTL 与非门参数V CC =+5V ，U OH =3.6V ，U OL =0.4V ，U OFF =1.1V ，U ON =1.4V ，高电平输入时的抗干扰容限U NH 为（ ）。
5、连续异或1999个“1”的结果是（ ）。
6、如图D.1所示电路的输出函数F 为（ ）。
（化成最简“与或”式）F图D.1 题一（6）图7、图D.2为三态非门构成的电路，试根据输入条件填写表中的F 栏。
图D.2 题一（7）图表D.1题一（7）真值表D 1EN 1D 2EN 2F8、设计模值为61的自然二进制码计数器、十进制计数器和余3 BCD码计数器分别需要（）级、（）级和（）级触发器。
一个五位二进制加法计数器，由00000状态开始，问经过109个输入脉冲后，此计数器的状态为（）。
9、用（）片1024×4位的RAM可组成8K×8位的RAM，需要增加（）条地址线、（）条数据线。
10、在10位的倒T型电阻网络D/A转换器中，若U REF = ─10V，该D/A转换器能分辨的最小输出电压U LSB=（）mV。
二、选择题（共10小题，每小题2分，共20分）1、有符号位二进制数的补码为（10011），则对应的十进制数为（）。
A、-29B、+13C、-13D、-32、下列说法正确的是（）。
A、n个变量所构成的全部最小项之和恒等于0B、n个变量所构成的全部最大项之和恒等于0C、n个变量所构成的全部最小项之积恒等于1D、n个变量所构成的全部最大项之积恒等于03、下列说法正确的是（）。
大学数字电子技术试题答案
大学数字电子技术试题答案一、选择题1. 数字电路中，逻辑变量“1”通常代表什么含义？A. 低电平B. 高电平C. 地线D. 电源线答案：B. 高电平2. 在二进制数系统中，最小的非零数是几？A. 0B. 1C. 2D. 4答案：B. 13. 触发器的主要用途是什么？A. 计数B. 存储C. 放大D. 滤波答案：B. 存储4. 以下哪种逻辑门可以实现两个输入的异或功能？A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 异或门（XOR）答案：D. 异或门（XOR）5. 在数字电路中，一个4位二进制计数器的最大计数值是多少？A. 8B. 16C. 32D. 64答案：C. 32二、填空题1. 在数字电子技术中，__________是一种能够存储一位二进制信息的基本单元电路。
答案：触发器2. 二进制数1011转换为十进制数是__________。
答案：113. 逻辑门电路中的“与非”门是将输入的逻辑与结果再取__________。
答案：非4. 在数字电路设计中，__________是一种常用的简化和优化逻辑表达式的方法。
答案：卡诺图5. 一个3线到8线译码器的输出是__________。
答案：8三、简答题1. 请简述数字电路与模拟电路的区别。
答：数字电路处理的是离散的信号，通常只有高电平或低电平两种状态，而模拟电路处理的是连续变化的信号。
数字电路具有更强的抗干扰能力，易于实现大规模集成，而模拟电路则在处理连续信号如声音和光线等方面更为有效。
2. 什么是组合逻辑和时序逻辑？请举例说明。
答：组合逻辑是指其输出仅取决于当前输入状态的逻辑电路，不包含存储元件，如加法器和编码器。
时序逻辑则包含存储元件（如触发器），其输出不仅取决于当前的输入状态，还与历史状态有关，如计数器和寄存器。
3. 什么是同步计数器和异步计数器？答：同步计数器是指所有的触发器都在同一个时钟脉冲下进行状态转换的计数器，而异步计数器中，触发器的状态转换不是同时发生的，它们之间存在一定的时序差异。
第一学期《数字电子技术》课程期末考试试卷A和答案数字电路与逻辑设计
北京信息科技大学2008~2009学年第一学期《数字电子技术》课程期末考试试卷A课程所在学院：自动化学院适用专业班级：测控0601-03考试形式：闭卷注意：所有答案写在答题纸上，写在试卷上无效。
一、填空题(本题满分20分，共含10道小题，每小题2分)1∙(7AC1)16=( )2=( 1=( )]0。
2.具有推挽式输出级的TT1电路(是/否)可以将输出端并联使用，普通的CMOS门(是/否)可以将输出端并联使用。
(输入端的状态均为不定)3.相同编号的最小项和最大项存在的关系为o4.(+1oo"的原码为，反码为，补码为o5.若A是逻辑变量，则A㊉I=。
二、逻辑函数式的化筒(12分)1 .利用公式法化简为最简与或式：F=AB∖A f CD+(AD+3'C')')(4+B)2 .利用卡诺图法将逻辑函数化简为最简与或式：y(A,B,G=>z(OJ2,4),给定约束条件为m3+rτ‰t+mβ+rr‰j=O下面电路图中，写出输出信号是什么状态(高电平、低电平或高阻态)，已知乂为74系四、试用一片8选1数据选择器74HC151产生逻辑函数：Y=AB r CD÷48（C÷r＞）+ABXCΦZ））÷ABC r 要求给出设计的全过程，并画出逻辑电路图。
（12分）s ,A2A4YO O O OO O O1O∣O O1O D1O O11O1O OO1O1/人O11O2O11151X X X高阻五、TT1主从JK触发器的输入波形如图所示，画出输出端Q的波形（12分）CP六、分析如图时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路的功能以及能否自启动。
（14分）CP七、 试用一片4位同步二进制计数器741S163接成十进制计数器（允许附加必要的门电路,采用清零法），并作简要说明。
741S163的引脚图如下所示。
数字电子技术试卷和答案
数字电子技术试卷和答案(总59页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--数字电子技术试卷(1)一．填空（16）1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。
2．是8421BCD码，其十进制为861 。
3．逻辑代数的三种基本运算是与，或和非。
4．三态门的工作状态是0 ， 1 ，高阻。
5．描述触发器逻辑功能的方法有真值表，逻辑图，逻辑表达式，卡诺图，波形图。
6．施密特触发器的主要应用是波形的整形。
7．设4位D/A转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。
8．实现A/D转换的主要方法有，，。
二．判断题（10）1．BCD码即8421码（错）2.八位二进制数可以表示256种不同状态。
（对）3．TTL与非门与CMOS与非门的逻辑功能不一样。
（）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
（对）5．计数器可作分频器。
（对）三．化简逻辑函数（14）1．用公式法化简--+++=ADDCEBDBAY，化为最简与或表达式。
解；D B A Y +=-2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。
四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。
（15） 解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15) 解；（1）AQ Q Qn +=-+1，（2）、A Q n =+1六．试用触发器和门电路设计一个同步的五进制计数器。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。
重庆大学数电试卷合集
重庆大学《数字电子技术（Ⅱ）》课程试卷2012 ~2013 学年第 2 学期开课学院：电气工程学院课程号：考试日期： 2013-6考试方式：考试时间： 120 分钟一、设计题（20分）：采用同步置数的方式，利用74LS160设计365进制的计数器，各位之间为十进制关系。
解：二、分析题（20分）：下图为16×4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
在CLK信号作用下，输出波形如图所示。
计算ROM中的数据表。
解：三、设计题（10分）：用D触发器设计一个同步串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。
例如：输入A 101100111011110输出Y 000000001000110解：1）画出原始状态图2）状态化简3）状态编码原始状态图化简以后的状态图1/0A/Y0/01/00/0由状态图可得到复合卡诺图图：n AQ Y 1=nn n n n n Q Q A Q AQ AQ Q 01101011⋅=+=++D 触发器的特性方程为1,01==+i D Q in i得：n n n n QQ A D AQ AQ D 010101⋅=+=5) 检查自启动：可以自启动。
6）画逻辑图四、分析题（10分）： 试分析下图时序电路的功能。
解：1）)()()(2101201110210↓=↓=↓⋅=+++CP Q Q Q Q Q Q Q CP Q Q Q nn n n n n n nn2） 画出波形图：(略) 3） 画出状态图异步五进制加法计数器1Q的卡诺图 nn Q Q 01 00 01 11 10 A 0 1nn Q Q 01 00 01 11 10 A 0 110+n Q的卡诺图1/00/0nn Q Q 01 00 01 11 10 A 01nn Q Q 01 00 01 11 10 A 0 1输出Y 的卡诺图五、分析题（10分）利用计算公式解释超前进位加法器的基本思想。
数字电子技术基础自制题库
数字电子技术基础试卷试题1一、单项选择题（每小题1分，共15分）1．一位十六进制数可以用多少位二进制数来表示？（ C ）A. １B. ２C. ４D. 16 2．以下电路中常用于总线应用的是（ A ）A.T S L 门B.O C 门C. 漏极开路门D.C M O S 与非门 3．以下表达式中符合逻辑运算法则的是（ D ）A.C ·C =C 2B.1+1=10C.0<1D.A +1=1 4．T 触发器的功能是（ D ）A ． 翻转、置“0” B. 保持、置“1” C. 置“1”、置“0” D. 翻转、保持 5. 存储8位二进制信息要多少个触发器（D ）A.2B.3C.4D.8 6．多谐振荡器可产生的波形是（ B ）A.正弦波B.矩形脉冲C.三角波D.锯齿波 7．一个16选一的数据选择器，其地址输入（选择控制输入）端的个 数是（ C ）A.1B.2C.4D.16 8．引起组合逻辑电路中竟争与冒险的原因是（ C ）A.逻辑关系错；B.干扰信号；C.电路延时；D.电源不稳定。
9．同步计数器和异步计数器比较，同步计数器的最显著优点是（ A ） A.工作速度高 B.触发器利用率高C.电路简单D.不受时钟C P 控制10．N 个触发器可以构成能寄存多少位二进制数码的寄存器？（ B ） A.N -1 B.N C.N +1 D.2N11．若用J K 触发器来实现特性方程AB Q A Q n 1n +=+，则J K 端的方程应为（ B ）A.J =A B ，K =B AB.J =A B ，K =B AC.J =B A +，K =A BD.J =B A ，K =A B12．一个无符号10位数字输入的D A C ，其输出电平的级数是（ C ）A.4B.10C.1024D.10013．要构成容量为4K ×8的RAM ，需要多少片容量为256×4的RAM ？（ D ）A.2B.4C.8D.3214．随机存取存储器R A M 中的内容，当电源断掉后又接通，则存储器中的内容将如何变换？（ C ）A.全部改变B.全部为1C.不确定D.保持不变 15．用555定时器构成单稳态触发器，其输出的脉宽为（ B ）A.0.7RC ；B.1.1RC ；C.1.4RC ；D.1.8RC ； 二、多项选择题（每小题1分，共5分）16．以下代码中，为无权码的是（ C ）（ D ）A. 8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码 17．当三态门输出高阻状态时，以下说法正确的是（ A ）（ B ）A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动18．已知F=A B +BD+CDE+A D ，下列结果正确的是哪几个？（ A ）（ C ）A.F =D B A +B.F =D B A )(+C.F =))((D B D A ++D.F =))((D B D A ++19．欲使J K 触发器按Q n +1=Q n 工作，可使J K 触发器的输入端为以下哪几种情况？（ A ）（ B ）（ D ）A.J =K =0B.J =Q ,K =QC.J =Q ,K =QD.J =Q ,K =0 20．关于PROM 和PAL 的结构，以下叙述正确的是（ A ）（ D ）A.P R O M 的与阵列固定，不可编程B.P R O M 与阵列、或阵列均不可编程C.P A L 与阵列、或阵列均可编程D.P A L 的与阵列可编程 三、判断改错题（每小题2分，共10分）21. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
数字电子技术期末试卷
重庆大学数字电子技术I (双语)课程试卷2006~2007 学年 第2学期开课学院：通信工程学院课程号：考试日期：考试方式：考试时间： 120 分钟注：1.大标题用四号宋体、小标题及正文推荐用小四号宋体；2.按A4纸缩小打印I. Multiple choice (1 pts/ea, 15 pts total)1) How is the invalid state problem associated with the S -R flip -flop overcome? a) The R terminal is eliminated. b) The R input is fed through an inverter. c) A single input terminal is used (D). d) Both B and C are correct.2) This is the timing diagram for a 2-input ________ gate.a) NAND b) AND c) Exclusive-OR d) OR 3) What is the meaning of RAM, and what is its primary role?a) R andom A ccess M emory; it is memory that is used for short-term temporary data storage within the computer.b) R eadily A vailable M emory; it is the first level of memory used by the computer in all of its operations.c) R andom A ccess M emory; it is memory that can be reached by any sub-system within a computer, and at any time.d) R esettable A utomatic M emory; it is memory that can be used and then automatically reset, or cleared, after being read from or written to..4) Which rule of Boolean algebra does the example below represent?a) A + 1 = 1 b) A ∙ 0 = 0 c) A + 0 = A d) A ∙ 1 = A5) The circuit shown below is ________.a) decade counter b) BCD counter c) Johnson counter d) ring counter 6) The circuit below is most likely a ________.a) full-adder b) demultiplexer c) multiplexer d) comparator7) For a negative-logic pulse, the trailing edge is the ________. a) negative-going edge b) positive-going edge c) HIGH-to-LOW transition d) falling edge 8) The 2's complement of binary 110110 is ________.a) 0010012 b) 0010102 c) 1101002 d) 10101029) Which of the following statements best describes the operation of an UP/DOWN SYNCHRONOUS COUNTER?a) The counter can be reversed, but must be RESET before counting in the other direction.b) In general, the counter can be reversed at any point in its counting sequence.c) The counter can count in either direction, but must continue in that direction once started.d) The count sequence cannot be reversed, once it has begun, without first resetting the counter to zero. 命题人：组题人：审题人：命题时间：教务处制学院 专业、班 年级 学号 姓名公平竞争、诚实守信、严肃考纪、拒绝作弊封线密Figure 5-110) Which of the following logic expressions represents the logic diagram in Fig 5-1? a) AB B A X += b) B A AB X += c) B A B A X += d) AB AB X += 11) For an ideal digital pulse, transition times are ________. a) infinite; b) measured between 0 and 90% of the amplitude; c) measured between 10% to 90% of the amplitude; d) zero;12) When performing binary addition using the 2's complement method, an________ can occur if ________ are of the same ________; the error is indicated by a(n) ______. a) overflow, both numbers, sign, incorrect sign bit b) error, both numbers, magnitude, negative sign c) overflow, signs, magnitude, incorrect sum d) error, the signs, polarity, incorrect polarity13) Which of the following combinations cannot be combined into Karnaugh -map groups? a) Corners in the same column; b) Corners in the same row; c) Overlapping combinations; d) Diagonal corners;14) A positive edge-triggered J-K flip-flop is used to produce a two-phase clock. However, when the circuit is operated it produces erratic results. Close examination with a scope reveals the presence of glitches. What causes the glitches, and how might the problem be corrected?a) The PRESET and CLEAR terminals may have been left floating; they shouldbe properly terminated if not being used.b) The problem is caused by a race condition between the J and K inputs; aninverter should be inserted in one of the terminals to correct the problem. c) A race condition exists between the Q and Q outputs to the AND gate; theAND gate should be replaced with a NAND gate.d) A race condition exists between the CLOCK and the outputs of the flip-flopfeeding the AND gate; replace the flip-flop with a negative edge-triggered J-K flip-flop.15) When both inputs of a J -K edge -triggered FF are high, and the clock cycles, the output will a) not change; b) toggle;c) remain unchanged; d) be invalidII. Compute and fill in the blank (3 pts/ea, 30 pts total)1) How many input lines would be required for a 1-of-8 decoder?2) Suppose that a 3-digit BCD digital-to-analog converter has a full-scale output of 49.95 mA. What is the percentage resolution of the DAC?3) With current technology, a 12-bit flash A/D converter would require __________ comparators.4) How many truth table entries are necessary for a 4 input circuit? 5) Given the Boolean expression )(G D LMN X += and the values L=1, M=0, N=1, D=1, and G=0, the value of X is:6) A retriggerable one-shot has a pulse width of 10mS; 3mS after being triggered, another trigger pulse is applied. The resulting output pulse will be ________ ms 7) The equation for the output frequency of a 555 timer operating in the astable mode is: f = 1.44/((R1 + 2*R2)*C). What value of C will be required if R1 = R2 = 1K and f = 1KHz?8) A certain IC logic gate draws 1.8 mA when its output is HIGH and 3.8 mA when its output is LOW. Assume a 50% duty cycle and calculate the average I cc current drain.9) A certain logic device has the following specifications: V OL(max) = 0.5 v, V IL(max) = 0.9 v, V OH(min) = 2.6, and V IH(min) = 2.1 v. Determine the low-state dc noise marginFigure 8-910) What is the modulus of the counter shown in Figure 8-9?III. for the circuit below, plot each output waveform for the inputs shown.(5 pts)IV. If the input waveforms are applied to the circuit below, sketch the output waveform (5 pts)V. Design a 7-segment decoder logic for segment a.(12 pts)VI. Design a counter to produce the following binary sequence. Use J-K flip-flops. (15 pts)0, 9, 1, 8, 2, 7, 3, 6, 4, 5, 0,…for truncated states, check auto-reentry property.VII. A 555 timer is configured to run as an astable multivibrator as shown below, determine following parameters: (8 pts)Given: R1R2C = 15.4 pFFind: f, t H, t L, Duty cycleVIII. The shift register is given below, the SER is a 0. develop data-output waveform in relation to the input. (5 pts)IX. Draw output waveform. The data inputs have a low value of 0V and a high value of +5V. (5 pts)。
数字电子技术省级试卷库试卷1答案
数字电子技术试卷1答案及评分参考一、填空题（本大题共10小题，每空格1分，共10分） 1．53H 2．与 3．卡诺图 4．18 5．66．B A + 或者 B A 7．固定 8．编码 9．28×10 10．B二、选择题（本大题共10小题，每小题2分，共20分） 11．B 12．A 13．A 14．D 15．A 16．C 17．D 18．B 19．B 20．B 三、分析题（本大题共5小题，每小题8分，共40分）21．（1） 解：()D C B A D C B B A ABD D C B A F +++=,,,)()()()(A D B B D A D A D B B BD A +++=+++=C B B A AD AD C B B A AD ++=++= （4分）（2） 解：000011110AB CD0001111001011100F×××××（2分）()D B A A B D D C B A F +=,,, （2分）22．解：D C AB CD B A D C B A C B A CD B A D C B A Z +++++=(每项1分，共6分)C B AD C B D B ++= 或者 D C A D C B D B ++=（2分）解（1）驱动方程：J 0=Q 1，K 0=1； （1分）01Q J =，K 1=1； （1分）输出方程: 10Q Q Y +=； （1分）状态方程：0110Q Q Q n =+，0111Q Q Q n =+； （2分） （2）状态转换图（2分）Q 1Q 0电路功能：模3减法计数器，Y 为借位。
（1分） 24．解： （Q 1，Q 2各4分，共8分）Q 1Q 2CPD i25．解：多谐振荡器。
（2分）工作波形如下图所示。
（每个3分，共6分）V T+V T-ttv iv四、设计题（本大题共3小题，每小题10分，共30分） 26（2）表达式（3分）000011110ABCD00011110000001111111W××000011110ABCD00011110000000110111Y××BCD A W += AD AC AB Y ++=000011110AB CD000111100000001101R××ACD AB R +=（3）逻辑图（4分）AB C WYDR27．解：（1）函数最小项表达式（4分）()()⎪⎪⎪⎩⎪⎪⎪⎨⎧=++==++=∑∑)7,4,3,1(,,)7,5,1(,,21m BC C B A C B A C B A F m C A C A AC C B A F （2）电路图（共6分，其中A 、B 、C 接法正确1分，使能端正确1分，每个输出正确各2分）F 1228．解工作情况分析：由于要求采用74161的进位信号C 作为该计数器的进位信号，因此必须采用Q 3Q 2Q 1Q 0=1111的状态，另外依据要求不能出现过渡态，则必须采用同步置数工作状态。
数字电子技术试-题及答案1
数字电子技术试-题及答案1本页仅作为文档封面，使用时可以删除This document is for reference only-rar21year.March试题_ 2006 _年~__2007__年第 2 学期课程名称：数字电子技术专业年级：自动化05级考生学号：考生姓名：试卷类型： A卷■ B卷□考试方式: 开卷□闭卷■………………………………………………………………………………………………………一、填空（每空1分，共20分）1、二进制数101001对应的八进制数为、十六进制数为。
2、十进制数59对应的二进制数为、8421BCD码为。
3、逻辑函数D=的对偶函数为、反函数为。
L+ABC4、逻辑函数CL+),,(的最小项表达式为。
=AABCBA5、描述时序电路逻辑功能的方程有输出方程、激励方程和方程。
6、555定时器构成的基本施密特触发器没有外接控制电压时，正、负向阈值电压分别为和，回差电压为。
7、8位并行比较型A/D转换器中的电压比较器有个。
8、7位D/A转换器的分辨率为。
9、A/D转换器的一般工作过程有取样与，与编码。
10、集成单稳态触发器分为和两种类型。
11、555定时器由、电压比较器、、放电三极管和组成。
二、选择题（从下列各题的四个备选答案中选出一个正确答案，并将其编号填入该题后的括号中（20分）1、十进制数3.625的二进制数和8421BCD码分别为（）。
A. 11.11和11.001B. 11.101和0011.011000100101C. 11.101和11.011000100101D. 11.101和11.1012、下列几种说法中错误的是（）。
A. 任何逻辑函数都可以用卡诺图表示B. 逻辑函数的卡诺图是唯一的C. 同一个卡诺图化简结果可能不是唯一的D. 卡诺图中的1的个数和0的个数相同3、和TTL电路相比，CMOS电路最突出的优点在于（）。
试 题_ 2007 _年~__2008__年第 2 学期课程名称： 数字电子技术 专业年级： 自动化06级考生学号： 考生姓名： 试卷类型： A 卷 ■ B 卷 □ 考试方式: 开卷 □ 闭卷 ■ ………………………………………………………………………………………………………一、选择正确答案的代码填入空内。
数字电子技术期末模拟卷1答案
系、班 姓 名 座 号…………………密……………封……………线……………密……………封……………线…………………《数字电子技术》课程考试题（1答卷）（ 年 月 日） 题 号一二 三 四 五总分复核人得 分 评卷人一、单项选择题（在每小题的备选答案中选出一个正确的答案，并将答案的号码填在括号内。
每小题2分，共20分）1、指出下列各种触发器中，哪些可以用来构成移位寄存器和计数器（ 2 ）。
（1）基本RS 触发器（2）边沿JK 触发器（3）同步RS 触发器（4）同步D 锁存器2、构成一个9进制加法计数器共需（ 4 ）个触发器。
（1）3 （2）10 （3）2 （4）43、基本RS-FF 由二个与非门或者由二个或非门交叉构成，由二个与非门构成的基本RS-FF 输入端触发信号是( 1 )。
（1） 低电平 （2）高电平 （3）脉冲前边沿 （4）脉冲后边沿4、用CMOS 门电路组成的单稳态电路，脉冲宽度Tw 由（1 ）决定。
（1）R 、C （2）触发信号 （3）电源电压 （4）以上都是5、用若干RAM 实现位扩展而组成多位的RAM 时，其方法是将下列选项中的（ 2 ）以外的部件相应地并联在一起。
（1）地址线 （2）数据线（输出线） （3）片选信号线 （4）读/写线6、在一个N 位计数器中，时钟信号到达时，各触发器的翻转有先有后，这种触发器称为( 2 )。
（1）同步计数器 （2）异步计数器 （3）时空计数器 （4）移位寄存计数器7．下列函数式中，是最小项之和形式的为（ B ）8．和TTL 电路相比，CMOS 电路最突出的优势在于（ D ）A ．可靠性高；B ．抗干扰能力强；C ．速度快；D ．功耗低。
9．可以将输出端直接并联实现“线与”逻辑的门电路是（D ）A ．三态输出的门电路；B ．推拉式输出结构的TTL 门电路；C ．互补输出结构的CMOS 门电路；D ．集电极开路输出的TTL 门电路。
10．在图1的TTL 门电路中，输出为高电平的是（ D ）图1二、填空题（每小题2分，共20分） 1、（11101001）2=（ 35 ）10=（ 23 ）163 2、对边沿JK 触发器，若现态为0时，若要次态为1有K= 0 ，J= 1和 K=1 ，J= 1 两种方法。
数字电子技术试卷及答案(免费版)(1)
第1页（共28页） 第2页（共28页）《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。
2.三态门电路的输出有高电平、低电平和（ ）3种状态。
3．TTL 与非门多余的输入端应接（ ）。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。
5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（ ）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有（ ）根地址线，有（ ）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。
11.）；Y3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
数字电子技术试题及答案(题库)
《数字电子技术》试卷姓名:__ _______ 班级：__________ 考号:___________ 成绩：____________本试卷共 6 页，满分100 分；考试时间:90 分钟；考试方式:闭卷1. 有一数码10010011，作为自然二进制数时，它相当于十进制数( ）,作为8421BCD码时，它相当于十进制数( ）。
2.三态门电路的输出有高电平、低电平和（）3种状态.3．TTL与非门多余的输入端应接（）.4．TTL集成JK触发器正常工作时,其和端应接（）电平。
5。
已知某函数，该函数的反函数=（）.6. 如果对键盘上108个符号进行二进制编码,则至少要（）位二进制数码。
7。
典型的TTL与非门电路使用的电路为电源电压为( ）V，其输出高电平为（）V,输出低电平为( ）V, CMOS电路的电源电压为( ）V 。
8．74LS138是3线—8线译码器,译码为输出低电平有效，若输入为A2A1A0=110时，输出应为( )。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。
该ROM有（）根地址线，有( ）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后,最大计数容量为（）位。
11。
）；Y3＝( ）。
12.13.二、分）错选、多选或未选均无分。
）1。
函数F（A,B，C)=AB+BC+AC的最小项表达式为（）。
A．F(A,B，C）=∑m（0,2,4） B. (A，B，C）=∑m（3，5，6，7）C．F(A,B,C)=∑m(0，2，3，4) D。
F（A，B,C）=∑m（2,4，6，7）2．8线-3线优先编码器的输入为I0—I7 ,当优先级别最高的I7有效时，其输出的值是( ）.A．111 B。
010 C。
000 D. 1013．十六路数据选择器的地址输入（选择控制)端有( )个。
A．16 B.2 C。
4 D。
84。
有一个左移移位寄存器,当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是( ）。
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数电试题及答案(五套)
《数字电子技术基础》试题一一、 填空题（22分 每空2分）1、=⊕0A , =⊕1A 。
2、JK 触发器的特性方程为： 。
3、单稳态触发器中,两个状态一个为 态，另一个为 态.多谐振荡器两个状态都为 态， 施密特触发器两个状态都为 态.4、组合逻辑电路的输出仅仅只与该时刻的 输入 有关，而与 电路原先状态 无关。
5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为 。
6、一个四选一数据选择器，其地址输入端有 个。
二、 化简题（15分 每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L 利用代数法化简逻辑函数，必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=三、 画图题(10分 每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）. 1、2、四、 分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分）A B C R Y G0 0 0 0 0 1 0 1 00 1 11 0 0 1 0 1 1 1 0 1 1 1 1 1 0 0 1 00 1 01 0 00 1 01 0 0 1 0 0 0 0 11）根据题意，列出真值表由题意可知，令输入为A 、B 、C 表示三台设备的工作情况，“1”表示正常，“0”表示不正常，令输出为R ，Y ，G 表示红、黄、绿三个批示灯的 状态，“1”表示亮，“0”表示灭。
数字电子技术试卷1及答案
《数字电子技术》参考试卷 (1)一、填空题 ( 每空 1 分，共 10 分 )1. 十进制数 128 对应的二进制数是 ，对应 8421BCD 码是 ________ ，对应的十六进制数是 ________ 。
2. 拉电流负载是门电路输出为____电平时的负载，灌电流负载是门电路输出为____电平时的负载。
3. TTL 或门的多余输入端应接____电平，或者与有用端 。
4. D 触发器的特性方程为 _____________________ 。
5. 在 C = 0，D = 1 时，函数 D C ACD F +=的值为 _________ 。
6. 触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。
二、单项选择题 ( 每小题 2 分，共 10 分 ) （ ）1. 能使下图输出 Y = 1 时的 A ，B 取值有 (A) 1种； (B) 2种；(C) 3种； (D) 4种。
（ ）2. 在 TTL 逻辑门中，为实现“线与”，应选用(A) 三态门； (B) OC 门； (C) 异或门； (D) 与非门。
（ ）3. 下列电路中，不属于组合逻辑电路的是(A) 编码器； (B) 译码器； (C) 数据选择器； (D) 计数器。
（ ）4. 下列电路中，常用于数据串并行转换的电路为(A) 加法器； (B) 计数器； (C) 移位寄存器； (D) 数值比较器。
（ ）5. 能将正弦波变成同频率方波的电路为(A)稳态触发器； (B)施密特触发器； (C)双稳态触发器； (D)无稳态触发器。
三、试对应输入波形画出下图中Y1 ~ Y6 的波形。
(25分)四、将下列函数化简为最简与或式。
(10分)1. 用代数法化简Y = AB + AC + ABD +BCD2. 用卡诺图法化简∑∑Cm(dY)AB4=）+，，(，6)7,3,2,0(五、三变量奇校验电路的功能为：当输入奇数个“1”时，输出为1，否则输出为0。
试列出其真值表，写出简化逻辑式，并用异或门实现之。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术试卷
校名___________ 系名___________ 专业___________ 姓名___________ 学号___________ 日期___________
一、单项选择题：在下列各题中，将唯一正确的答案代码填入括号内
(1~8题每小题2分，第9小题4分，共20分)
1、某绝缘栅场效应管的符号如图所示，则该绝缘栅场效应管应为（ ）。
(a) P 沟道增强型 (b) N 沟道增强型 (c) P 沟道耗尽型
D
S G
2、脉冲信号的幅度A 是
( )。
(a)脉冲信号变化的最大值 (b)脉冲信号变化的最小值 (c)脉冲信号变化的中间值 3、逻辑电路如图所示，当A=“0”，B=“1”时，C 脉冲来到后D 触发器 ( )。
(a) 具有计数功能 (b) 保持原状态 (c) 置“0” (d) 置“1”
B
4、数字电路中晶体管大多工作于(
)。
(a) 放大状态 (b) 开关状态 (c) 击穿状态
5、由开关组成的逻辑电路如图所示，设开关A 、B 分别有如图所示为“0”和“1”两个状态，则电灯HL 亮的逻辑式为( )。
(a) F ＝ AB ＋AB (b) F ＝A B ＋AB (c) F ＝ AB ＋A B
6、 移位寄存器与数码寄存器的区别是（ ）。
(a)前者具有移位功能，后者则没有 (b)前者不具有移位功能，后者则有 (c)两者都具有移位 功能和计数功能
7、 逻辑电路如图所示，当A =""1时，C 脉冲来到后RS 触发器（ ）。
(a) 具有计数功能 (b)置“0” (c) 置“1” (d) 保持原状态
A
8、逻辑电路如图所示，分析C 的波形，当初始状态为“0”时，输出
Q 是“0”的瞬间为（ ）。
(a) t 1 (b) t 2 (c) t 3
C
t 1t 2t 3
9、如图所示时序逻辑电路为（ ）。
(a)异步二进制计数器 (b)异步十进制计数器 (c) 同步十进制计数器
二、非客观题: ( 本大题10分)将下列函数化简成为最简与或式：
BCD C B D B A B A D C B A Y ++++=
三、非客观题: (本大题10分 )
逻辑电路如图所示，写出逻辑式，并用“与”门及“或”门实现之，写出其逻辑式，画出逻辑图。
B
四、非客观题: (本大题10分)
设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。
五、非客观题: (本大题10分) 逻辑电路如图所示，写出D 的逻辑式，列出Q 随输入A 变化的状态
表，说明该图相当于何种触发器。
六、非客观题: (本大题10分)
逻辑电路图及A ，B ，
C 的波形如图所示，试画出Q 的波形（设Q 的初始状态为“0”）。
A B
C
Q
B
A
七、非客观题: (本大题15分)
计数器电路如图所示，(1)当X = 1，Y = 0时试分析该计数器属何种类型？(2) X = 0，Y = 1时该计数器又属何种类型？（设两触发器的初始状态均为“0”）。
计数器的类型是几进制，加法还是减法？同步还是异步？
八、非客观题: (本大题15分)
逻辑电路如图所示，(1)写出触发器输入D 0，D 1的逻辑式。
(2)列出电路的状态表，画出Q 0，Q 1的波形图，指出它是几进制计数器？加法还是减法？同步还是异步？（设触发器的初始状态为“00”）。
R D
0 Q 1。