集成电路设计

布图设计方法（布图风格划 分）
全定制设计方法、半定制设计方法、可编程逻辑 器件以及基于这些方法的兼容设计方法 设计方法选取的主要依据：设计周期、设计成本、
从层次和域表示分层分级设计思想
域：行为域：集成电路的功能
结构域：集成电路的逻辑和电路组成 物理域：集成电路掩膜版的几何特性 和物理特性的具体实现
层次：系统级、算法级、寄存器传输级 ( 也
称 RTL 级 ) 、 逻辑级与电路 级
系统级
算法级 RTL 级
逻辑级 电路级
行为、性 CPU、存储 能描述 器、控制器 等 I/O 算法 硬件模块、 数据结构 ALU、寄存 状态表 器、 MUX 微存储器 布尔方程 门、触发器
集成电路设计
北京大学
集成电路设计与制造的主要流程框架
系 统 需 求 设计 掩膜版
芯片制造 过程
单晶、外 延材料
芯片检测
封装
测试
功能要求 行为设计 （ VHDL ） 行为仿真 是 综合、优化——网表 否 否
集成电路的 设计过程 : 设计创意 + 仿真验证
时序仿真 是 布局布线——版图
后仿真 是 Sing off 否
统 一 数 据 库
设计，版图设计
系统性能编译器 性能和功能描述 逻辑和电路编译器 逻辑和电路描述 版图编译器 几何版图描述
硅编译器 silicon compiler
( 算法级、 RTL 级向下） 门阵列、标准单元阵列等
制版及流片
典型的实际设计流程
需要较多的人工干预 某些设计阶段无自动设计软件，通过模拟分析 软件来完成设计 各级设计需要验证
设计规则的表示方法
以为单位：把大多数尺寸（覆盖，出头等等） 约定为的倍数 与工艺线所具有的工艺分辨率有关，线宽偏离 理想特征尺寸的上限以及掩膜版之间的最大套准偏 差，一般等于栅长度的一半。 优点：版图设计独立于工艺和实际尺寸 举例： 以微米为单位：每个尺寸之间没有必然的比例关 系， 提高每一尺寸的合 理度；简化度不高 举例：
IC 设计与电路制备相对独立的新模式 Foundry 的出现
VDSM 电路设计对设计流程的影响
美国国家半导体协会(SIA)预测
年份 密集线条：半节距(µ m) 缩小率 孤立线条：MPU栅长(µ m) 缩小率 DRAM @ 样品 DRAM @ 批量产品 1999 0.18 ----0.14 ----1G 256M 2001 0.15 0.83 0.12 0.86 ----1G 2003 0.13 0.86 0.10 0.83 4G 1G 2006 0.10 0.77 0.07 0.70 16G 4G 2009 0.07 0.70 0.05 0.71 64G 16G 2012 0.05 0.71 0.035 0.70 256G 64G
元件 门 宏单元（功能块） 基于单元库的描述：层次描述
元胞
单元库可由厂家提供，可由用户自行建立
B. 模拟电路：尚无良好的综合软件 RTL 级仿真通过后，根据经验进行电路设计
原理图输入 模拟单元库
电路模拟与验证
逻辑和电路设计的输出：网表（元件及其连接关系）或逻
辑图、电路图 软件支持：逻辑综合、逻辑模拟、电路模拟、时序分析等 软件 (EDA 软件系统中已集成 )
软件支持：成熟的 CAD 工具用于版图编辑、人机 交互式布局布线、自动布局布线以及版图检查和验 证
设计规则
IC 设计与工艺制备之间的接口
制定目的：使芯片尺寸在尽可能小的前提下，避 免线条宽度的偏差和不同层版套准偏差可能带来 的问题，尽可能地提高电路制备的成品率 什么是设计规则？考虑器件在正常工作的条件下 ，根据实际工艺水平 ( 包括光刻特性、刻蚀能力、 对准容差等 ) 和成品率要求，给出的一组同一工艺 层及不同工艺层之间几何尺寸的限制，主要包括 线宽、间距、覆盖、露头、凹口、面积等规则， 分别给出它们的最小值，以防止掩膜图形的断裂 、连接和一些不良物理效应的出现。
典型的实际设计流程
1 、系统功能设计
目标：实现系统功能，满足基本性能要求 过程：功能块划分， RTL 级描述，行为仿真
功能块划分 RTL 级描述（ RTL 级 VHDL 、 Verilog) RTL 级行为仿真：总体功能和时序是否正确
功能块划分原则：
既要使功能块之间的连线尽可能地少，接 口清晰，又要求功能块规模合理，便于各个功 能块各自独立设计。同时在功能块最大规模的 选择时要考虑设计软件可处理的设计级别
VDSM 电路设计对设计流程的影 响
时序问题突出，互连延迟超过门延迟，逻辑设计 用的互连延迟模型与实际互连延迟特性不一致， 通过逻辑设计的时序在布局布线后不符合要求。
在逻辑设计阶段加入物理设计的数据 综合优化中的关键路径以 SDF 格式传给布图规 划，初步的连线延迟再传给综合优化工具（以 PDEF 格式） 布局后将更精确的互连信息通过 FLOORPLAN TOOL 传给综合优化工具，进行布局迭代 时延驱动布线，完成后进行延迟计算和时序分析 ，布线迭代
设计的基本过程 （举例）
功能设计 逻辑和电路设计 版图设计
集成电路设计的最终输出是掩膜版图，通过制版 和工艺流片可以得到所需的集成电路。 设计与制备之间的接口：版图
主要内容
IC 设计特点及设计信息描述 典型设计流程 典型的布图设计方法及可测性设计技术
设计特点和设计信息描述
实际设计流程
3. 版图设计
概念：根据逻辑与电路功能和性能要求以及工艺 水平要求来设计光刻用的掩膜版图， IC 设计的最终输出。 什么是版图？一组相互套合的图形，各层版图相 应于不同的工艺步骤，每一层版图用不同的图案 来表示。 版图与所采用的制备工艺紧密相关
版图设计过程：由底向上过程
主要是布局布线过程 布局：将模块安置在芯片的适当位置，满足一定目 标函数。对级别最低的功能块，是指根据连接关系， 确定各单元的位置，级别高一些的，是分配较低级别 功能块的位置，使芯片面积尽量小。 布线：根据电路的连接关系（连接表）在指定区 域（面积、形状、层次）百分之百完成连线。布线均 匀，优化连线长度、保证布通率。
（ 3 ）全人工版图设计：人工布图规划，提取单元 ， 人 工布局布线（由底向上： 小
版图检查与验证 总体版图
布局布线 较大的功能块 布局布线 较小的功能块 布局布线 单元库中基本单元
人工版图设 计典型过程
布图规划
版图验证与检查
DRC ：几何设计规则检查 ERC ：电学规则检查 LVS ：网表一致性检查 POSTSIM ：后仿真（提取实际版图参数、电阻、电 容，生成带寄生量的器件级网表，进行开关级逻辑模 拟或电路模拟，以验证设计出的电路功能的正确性和 时序性能等 ) ，产生测试向量
引
言
什么是集成电路？ ( 相对分立器件组成的电路而
言) 把组成电路的元件、器件以及相互间的连线放在 单个芯片上，整个电路就在这个芯片上，把这个 芯片放到管壳中进行封装，电路与外部的连接靠 引脚完成。 什么是集成电路设计？ 根据电路功能和性能的要 求，在正确选择系统配置、电路形式、器件结构 、工艺方案和设计规则的情况下，尽量减小芯片 面积，降低设计成本，缩短设计周期，以保证全 局优化，设计出满足要求的集成电路。
算法级：包含算法级综合：将算法级描述转换到 RTL 级描述 综 合： 通过附加一定的约束条件从高一级设 计层次直接转换到低一级设计层 次的过程 逻辑级：较小规模电路
实际设计流程
系统功能设计
输出：语言或功能图 软件支持：多目标多约束条件优化问题 无自动设计软件 仿真软件： VHDL 仿真器、 Verilog 仿 真器
计，通过电路模拟与分析，预测电路的直流、 交流、瞬态等特性，之后再根据模拟结果反复 修改器件参数，直到获得满意的结果。由此可 形成用户自己的单元库
单元库：一组单元电路的集合
经过优化设计、并通过设计规则检查和反复工艺验证
，能正确反映所需的逻辑和电路功能以及性能， 适合于 工艺制备，可达到最大的成品率。
— 设计业—
集成电路芯片设计过程框架
From 吉利久教授
Hale Waihona Puke Baidu 引
言
半导体器件物理基础：包括 PN 结的物理机制、双极管、 MOS 管的工作原理等 器件 小规模电路 大规模 电路 超大规模电路 甚大规模电路 电路的制备工艺：光刻、刻蚀、氧化、离子注入、扩散、 化学气相淀积、金属蒸发或溅射、封装等工序 集成电路设计：另一重要环节，最能反映人的能动性 结合具体的电路，具体的系统，设计出各种各样的电 路 掌握正确的设计方法，可以以不变应万变， 随着电路规模的增大，计算机辅助设计手段 在集成电路设计中起着越来越重要的作用
版图设计过程
大多数基于单元库实现 （ 1 ）软件自动转换到版图，可人工调整（规则芯 片） （ 2 ）布图规划（ floor planning) 工具 布局布线工具（ place&route ） 布图规划：在一定约束条件下对设计进行物理划分
，并初步确定芯片面积和形状、单元区位置、功能块 的面积形状和相对位置、 I/O 位置，产生布线网格， 还可以规划电源、地线以及数据通道分布
设计特点 ( 与分立电路相比 ) 对设计正确性提出更为严格的要求 测试问题 版图设计：布局布线 分层分级设计 (Hierarchical design) 和模块化设 计
高度复杂电路系统的要求
什么是分层分级设计？ 将一个复杂的集成电路系统的设计问题分解为复杂性较低的 设计级别，这个级别可以再分解到复杂性更低的设计级别；这 样的分解一直继续到使最终的设计级别的复杂性足够低，也就 是说，能相当容易地由这一级设计出的单元逐级组织起复杂的 系统。一般来说，级别越高，抽象程度越高；级别越低，细节 越具体
总体要求 系统功能设计 寄存器传输级 描述 寄存器传输级 模 拟 与验 证
逻辑图 综 合 逻辑模拟 与验证 电路图 电路模拟 与验证 版图生成 门级逻辑 网表
子系统 / 功能块
版图几何设计规则和 电学规则检查 网表一致性检 查和后仿真 最终版图数据 与测试向量 制版 与工艺流片 计算机辅助 测试 (ICCAT ) 生产定型 工艺模拟
IC 设计流程视具体系统而定 随着 IC CAD 系统的发展， IC 设计更侧重系统设计 正向设计，逆向设计 SoC: IP （ Intelligent Proprietary ） 库 ( 优化设计 )
软核：行为级描述 firm IP: 门级 hard IP: 版图级， D/A A/D DRAM ，优化的深亚微米电路 等
芯片、电路 板、子系统 部件间的物 理连接 芯片、宏单 元 单元布图
微分方程 晶体管、电 管子布图 阻、电容
设计信息描述
分类 内容 语言描述 (如VHDL语 功能描述与逻辑描述 言、 Verilog语言等 ) 功能设计 设 计 图 逻辑设计 电路设计 版图设计 功能图 逻辑图 电路图 符号式版图 , 版图
VDSM 电路设计对设计流程的影 响
布图时面向互连，先布互连网，再布模块 集成度提高：
可重用（ REUSE ）模块 IP 模块 针对各 IP 模块和其他模块进行布图规划，如 何对 IP 模块等已设计好的模块进行处理
功耗问题，尤其高层次设计中考虑 布图中寄生参数提取变成三维问题
实际设计流程
2 、逻辑和电路设计
概念：确定满足一定逻辑或电路功能的由逻辑或电路单 元组成的逻辑或电路结构 过程： A. 数字电路： RTL 级描述
逻辑综合 (Synopsys,Ambit)
逻辑网表 逻辑模拟与验证，时序分析和优化 难以综合的：人工设计后进行原理图输入，再进 行 逻辑模拟
电路实现（包括满足电路性能要求的 电路结构和元件参数 ) ：调用单元库完成； 没有单元库支持：对各单元进行电路设
举例： x=a’b+ab’ ； CMOS 与非门； CMOS 反相器 版图
什么是版图？一组相互套合的图形，各层版图相 应于不同的工艺步骤，每一层版图用不同的图案 来表示。 版图与所采用的制备工艺紧密相关
设计流程
理想的设计流程 ( 自顶向下： TOP-DOWN ）
系统性能指标
系统功能设计，逻辑和电路