计算机组成原理第五章
合集下载
计算机组成原理 第五章ppt课件
存储字64位（8个字节）
精选ppt
25
5.2 主存储器的组织
计算机组成原理
⑶折中方法
双字地址的最末三个二进制位必须为000，单字 地址的最末两位必须为00，半字地址的最末一位必 须为0。特点：数据都在一个存取周期内完成，存 储器资源仍然有浪费，但比第2种方法少得多。
0
1
23
4
5
6
7
8 9 10 11 12 13 14 15
精选ppt
2
本章学习内容
计算机组成原理
5.1 存储系统的组成 5.2 主存储器的组织 5.3 半导体随机存储器和只读存储器 5.4 主存储器的连接与控制 5.5 提高主存读写速度的技术 5.6 多体交叉存储技术 5.7 高速缓冲存储器 5.8 虚拟存储器
精选ppt
3
本章学习要求
计算机组成原理
计算机组成原理
第5章 存储系统和结构
精选ppt
1
计算机组成原理
存储系统是由几个容量、速度和价格各 不相同的存储器构成的系统，设计一个容量 大、速度快、成本低的存系统是计算机发 展的一个重要课题。
本章重点讨论主存储器的工作原理、组 成方式以及运用半导体存储芯片组成主存储 器的一般原则和方法，此外还介绍了高速缓 冲存储器和虚拟存储器的基本原理。
这批数据一共有10个，它们依次为字节、 半字、双字、单字、字节、单字、双字、半字、 单字、字节。
精选ppt
27
5.2 主存储器的组织
计算机组成原理
解：根据题干可以知道4种长度的数据分别为：字节数 据8位，半字数据16位，单字数据32位，双字数据64 位。因为要保证任何长度的数据都在单个存取周期内 完成读写，所以该机的存储字长应为64位。要特别注 意的是，在本例中数据字长（32位）和存储字长（64 位）是不同的。
计算机组成原理第五章时序产生器和控制方式
➢ 利用微程序顺序执行来实现微操作
➢ 时序信号产生电路简单
5、3、2、时序信号产生器
➢ 功能:产生时序信号
各型计算机产生时序电路不相同 大、中型计算机得时序电路复杂,微型计算机得
时序电路简单
➢ 构成:
时钟源:石英晶体振荡器 环形脉冲发生器 节拍脉冲与读写时序译码逻辑 启停控制逻辑
5、3、2、时序信号产生器
➢ 构成
5、3、2、时序信号产生器
➢ 时钟源----石英？
➢ 若在石英晶体上施加交变电场,则晶体晶格将产生 机械振动,当外加电场得频率与晶体得固有振荡频 率一致时,则出现晶体得谐振。由于石英晶体在压 力下产出得电场强度很小,这样仅需很弱得外加电 场即可产生形变,这一特性使压电石英晶体很容易 在外加交变电场激励下产生谐振。其振荡能量损 耗小,振荡频率极稳定。这些再加上石英优良得机 械、电气与化学稳定性,使它自40年代以来就成为 石英钟、电子表、电话、电视、计算机等与数字 电路有关得频率基准元件。
DBus->DR
DR->R0
➢ 在一个节拍电位中完成四个细节操作 ➢ 有时序关系得四个操作 ➢ 通过节拍脉冲确定先后次序
节拍 电位
节拍 脉冲
5、3、2、时序信号产生器
➢ 启停控制逻辑
开机后有连续节拍脉冲 必须按需约束 需要按照规则动作 上边:启停逻辑
• Cr决定控制就是否有效
下边:
• Cr触发器+RS触发器 • 完整节拍生成
5、3、3 时序控制方式
➢ 怎样实现时序控制？已知:
机器指令所包含得CPU周期个数反映了指令得复杂程 度
CPU周期内得操作信号得数目与出现得先后次序也不 相同。
➢ 控制方式:控制不同操作序列时序信号得方法。 ➢ 分为以下几种:
➢ 时序信号产生电路简单
5、3、2、时序信号产生器
➢ 功能:产生时序信号
各型计算机产生时序电路不相同 大、中型计算机得时序电路复杂,微型计算机得
时序电路简单
➢ 构成:
时钟源:石英晶体振荡器 环形脉冲发生器 节拍脉冲与读写时序译码逻辑 启停控制逻辑
5、3、2、时序信号产生器
➢ 构成
5、3、2、时序信号产生器
➢ 时钟源----石英？
➢ 若在石英晶体上施加交变电场,则晶体晶格将产生 机械振动,当外加电场得频率与晶体得固有振荡频 率一致时,则出现晶体得谐振。由于石英晶体在压 力下产出得电场强度很小,这样仅需很弱得外加电 场即可产生形变,这一特性使压电石英晶体很容易 在外加交变电场激励下产生谐振。其振荡能量损 耗小,振荡频率极稳定。这些再加上石英优良得机 械、电气与化学稳定性,使它自40年代以来就成为 石英钟、电子表、电话、电视、计算机等与数字 电路有关得频率基准元件。
DBus->DR
DR->R0
➢ 在一个节拍电位中完成四个细节操作 ➢ 有时序关系得四个操作 ➢ 通过节拍脉冲确定先后次序
节拍 电位
节拍 脉冲
5、3、2、时序信号产生器
➢ 启停控制逻辑
开机后有连续节拍脉冲 必须按需约束 需要按照规则动作 上边:启停逻辑
• Cr决定控制就是否有效
下边:
• Cr触发器+RS触发器 • 完整节拍生成
5、3、3 时序控制方式
➢ 怎样实现时序控制？已知:
机器指令所包含得CPU周期个数反映了指令得复杂程 度
CPU周期内得操作信号得数目与出现得先后次序也不 相同。
➢ 控制方式:控制不同操作序列时序信号得方法。 ➢ 分为以下几种:
精品课件-计算机组成原理-第5章
第 章 中央处理器
使用大量的通用寄存器， 既可以减少访存的次数、 解决并 行处理时的数据相关， 提高CPU的处理效率， 又可以提供足够 的寄存器用作地址指针、 过程调用时的参数传递等， 提高编程 的灵活性。 但是通用寄存器个数的增多， 会加重程序员管理和 使用寄存器的负担， 同时也会增加CPU 设计的复杂性和硬件成本。
第 章 中央处理器
3. 数据地址寄存器（AR 数据地址寄存器的作用是保存当前CPU所访问的数据Cache
单元的地址。 由于要对访存地址进行译码， 因此必须使用数据 地址寄存器来保持地址信息， 直到一次读/写操作完 成为止。
地址寄存器的结构与指令寄存器一样， 通常使用单纯的 寄存器结构。 信息的打入一般采用电位－脉冲制， 即输入数据 信息维持的时间为一个节拍电位， 寄存器的时钟控制端采用节 拍脉冲控制， 在时钟控制信号的控制下， 将输入数据信息瞬间 打入寄存器。
第 章 中央处理器
(3) 时间控制， 即对各种操作进行时间上的控制。 时间 控制包括两方面内容： 一方面， 在每个操作步骤内的有效操 作信号均受时间的严格限制， 必须保证按规定的时间顺序启动 各种动作； 另一方面， 对指令解释的操作步骤也要进行时间上 的控制。
(4) 数据加工， 即对数据进行算术运算和逻辑运算处理。 完成数据的加工处理， 这是CPU的最基本的功能。
有两种途径来形成指令的地址， 其一是顺序执行程序的情 况， 通过PC加1形成下一条指令的地址(如果存储器按字节编址, 而指令字长度为4个字节， 则通过PC加4形成下一条指令的地 址）； 其二是遇到需要改变顺序执行程序的情况， 一般由转移 类指令形成转移地址送往PC， 作为下一条指令的地址。
第 章 中央处理器
第 章 中央处理器
《计算机组成原理》5-指令系统
◆程序的指令序列在主存顺序存放。执行时从第一条指令 开始，逐 条取出并执行，这种程序的顺序执行过程，称为 顺序寻址方式。
◆ CPU中设置程序计数器（PC）对指令的顺序号进行计 数。PC开始时存 放程序的首地址，每执行一条指令，PC 加”1”，指出下条指令的地址， 直到程序结束。
跳跃寻址 Leabharlann 转移指令指出AA22AA33
…
…
…
…
1111 1110 A2 A3
12 位操作码
1111 1111 0000 1111 1111 0001
AA33
…
…
…
…
1111 1111 1110 A3
16 位操作码
…
…
1111 1111 1111 0000 1111 1111 1111 0001 1111 1111 1111 1111
24
双字
28
双字（地址32）▲
32
双字
36
边界未对准
地址（十进制）
字( 地址2)
半字( 地址0)
0
字节( 地址7) 字节( 地址6)
字( 地址4)
4
半字( 地址10)
半字( 地址8)
8
5.2.2 数据类型
2、数据在计算机中存放方式
存储字长内部字节的次序
例： 12345678H如何存储？ 12 34 56 78H
5.3.1指令寻址
指令寻址----计算指令有效地址的方法
指令地址
指令
指令地址寻址方式
PC +1
0 LDA
11 ADD 22 DEC 33 JMP
4 LDA
5 SUB 6 INC
77 STA 88 LDA
◆ CPU中设置程序计数器（PC）对指令的顺序号进行计 数。PC开始时存 放程序的首地址，每执行一条指令，PC 加”1”，指出下条指令的地址， 直到程序结束。
跳跃寻址 Leabharlann 转移指令指出AA22AA33
…
…
…
…
1111 1110 A2 A3
12 位操作码
1111 1111 0000 1111 1111 0001
AA33
…
…
…
…
1111 1111 1110 A3
16 位操作码
…
…
1111 1111 1111 0000 1111 1111 1111 0001 1111 1111 1111 1111
24
双字
28
双字（地址32）▲
32
双字
36
边界未对准
地址（十进制）
字( 地址2)
半字( 地址0)
0
字节( 地址7) 字节( 地址6)
字( 地址4)
4
半字( 地址10)
半字( 地址8)
8
5.2.2 数据类型
2、数据在计算机中存放方式
存储字长内部字节的次序
例： 12345678H如何存储？ 12 34 56 78H
5.3.1指令寻址
指令寻址----计算指令有效地址的方法
指令地址
指令
指令地址寻址方式
PC +1
0 LDA
11 ADD 22 DEC 33 JMP
4 LDA
5 SUB 6 INC
77 STA 88 LDA
计算机组成原理第5章 中央处理器
19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为：1）取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时，计算 机操作由一系列指令周期组成，每个周期执行一条 机器指令，而每个指令周期又由若干个机器周期组 成，一种通常的办法是分解成取指、取操作数、执 行和中断，只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的，每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同，因而每条指令和每个微操作所需的执行时 间也不相同，这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式，就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系，可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令，其功能不同，其指令周 期长短也就可以不同。在系统中，通常不为指令周 期设置时间标志信号，因而也不将其作为时序的一 级。时序信号通常划分为三级，即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号，各部件 按自身固有的速度工作，通过应答方式进行联络， 常见的应答信号有准备好（READY）或等待（ WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中，控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此， 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量，经组合逻 辑电路产生微命令序列；或形成相应的微程序地址， 通过执行微指令直接产生微命令序列。按照微命令 的产生方式，可将控制器分为组合逻辑控制器和微
计算机组成原理chp5
计算机科学与技术学院系统教研室
指令寄存器IR(Instruction Register)
2、CPU的基本组成
指令译码器ID(Instruction Decoder)
暂存在指令寄存器中的指令只有在其操作码部分经译码后才 能识别出是一条什么样的指令。 译码器经过对指令进行分析和解释，产生相应的控制信号提 供给时序控制信号形成部件。 由脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲 时序控制信号形成部件又称微操作信号发生器，真正控制各 部件工作的微操作信号是由指令部件提供的操作信号、时序 部件提供的时序信号、被控制功能部件所反馈的状态及条件 综合形成的。
计算机科学与技术学院系统教研室
5.2.3LAD指令的指令周期
取指周期 执行周期
计算机科学与技术学院系统教研室
5.2.3LAD指令的指令周期
计算机科学与技术学院系统教研室
5.2.5 ADD指令的指令周期
计算机科学与技术学院系统教研室
5.2.5ADD指令的指令周期
计算机科学与技术学院系统教研室
第五章 中央处理器
第五章 中央处理器
5.1CPU功能和组成 5.2指令周期 5.3时序产生器 5.4微程序控制器及其设计 5.5硬布线控制器及其设计 5.6传统CPU 5.7流水CPU 5.8RISC的CPU 5.9多媒体CPU
计算机科学与技术学院系统教研室
5.1 CPU的功能和组成
1、CPU的功能
计算机科学与技术学院系统教研室
5.2 指令周期
计算机科学与技术学院系统教研室
5.2.1 指令周期的基本概念
概念
指令周期：指取指令、分析指令到执行完该指令所需的全部 时间。 各种指令的指令周期相同吗？为什么？ 机器周期通常又称CPU周期， 通常把一条指令周期划分为若干个机器周期，每个机器周期 完成一个基本操作。 主存的工作周期(存取周期)为基础来规定CPU周期，比如， 可以用CPU读取一个指令字的最短时间来规定CPU周期 不同的指令，可能包含不同数目的机器周期。 一个机器周期包含若干个时钟周期（节拍脉冲或T脉冲）。 CPU周期规定，不同的计算机中规定不同
指令寄存器IR(Instruction Register)
2、CPU的基本组成
指令译码器ID(Instruction Decoder)
暂存在指令寄存器中的指令只有在其操作码部分经译码后才 能识别出是一条什么样的指令。 译码器经过对指令进行分析和解释，产生相应的控制信号提 供给时序控制信号形成部件。 由脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲 时序控制信号形成部件又称微操作信号发生器，真正控制各 部件工作的微操作信号是由指令部件提供的操作信号、时序 部件提供的时序信号、被控制功能部件所反馈的状态及条件 综合形成的。
计算机科学与技术学院系统教研室
5.2.3LAD指令的指令周期
取指周期 执行周期
计算机科学与技术学院系统教研室
5.2.3LAD指令的指令周期
计算机科学与技术学院系统教研室
5.2.5 ADD指令的指令周期
计算机科学与技术学院系统教研室
5.2.5ADD指令的指令周期
计算机科学与技术学院系统教研室
第五章 中央处理器
第五章 中央处理器
5.1CPU功能和组成 5.2指令周期 5.3时序产生器 5.4微程序控制器及其设计 5.5硬布线控制器及其设计 5.6传统CPU 5.7流水CPU 5.8RISC的CPU 5.9多媒体CPU
计算机科学与技术学院系统教研室
5.1 CPU的功能和组成
1、CPU的功能
计算机科学与技术学院系统教研室
5.2 指令周期
计算机科学与技术学院系统教研室
5.2.1 指令周期的基本概念
概念
指令周期：指取指令、分析指令到执行完该指令所需的全部 时间。 各种指令的指令周期相同吗？为什么？ 机器周期通常又称CPU周期， 通常把一条指令周期划分为若干个机器周期，每个机器周期 完成一个基本操作。 主存的工作周期(存取周期)为基础来规定CPU周期，比如， 可以用CPU读取一个指令字的最短时间来规定CPU周期 不同的指令，可能包含不同数目的机器周期。 一个机器周期包含若干个时钟周期（节拍脉冲或T脉冲）。 CPU周期规定，不同的计算机中规定不同
计算机组成原理 第五章中央处理器53PPT课件
❖ 指令指针IP的功能相当于一般机器的程序计 数器PC，但是IP要与代码分段寄存器CS相 配合才能形成真正的物理地址。
❖ 状态寄存器PSW由九个标志位组成，以反映 操作结果的某些状态或机器运行状态。
17
5.6.1 Intel 8088 CPU
❖ 四个16位的段寄存器，用来存放主存段地址 (代码段CS，数据段DS，堆栈段SS，附加段 ES)。 通过把某个段寄存器左移4位低位补零 后与16位偏移地址相加的方法可形成20位长 度的实际地址，从而可使主存具有一兆字节 (2的20次方=1M)的寻址能力。
第五章 中央处理器
5.5 硬连线控制器
整体概述Hale Waihona Puke 概述一点击此处输入
相关文本内容
概述二
点击此处输入
相关文本内容
概述三
点击此处输入
相关文本内容
2
1 基本思想
(1)实现方法 ❖ 通过逻辑电路直接连线而产生的，又
称为组合逻辑控制方式 (2)设计目标 ❖ 使用最少元件（复杂的树形网络） ❖ 速度最高
3
1 基本思想
7
第五章 中央处理器
5.6 传统CPU
8
1 M68000CPU
❖M6800CPU的逻辑框图如下：
9
1 M68000CPU
❖ 比较典型的单总线结构的微理器。 ❖ M6800CPU是一种8位微处理器，采用单一的5V电
源。时钟脉冲采用两相(φ1，φ2)，主频为1MHz，由 外面加入CPU。 ❖ M6800的CPU主要包括：
(1)定点运算，包括整数计算和有效 地址的计算；
(2)浮点运算； (3)可变长运算，包括十进制算术运
算和字符串操作。
22
5.6.2 IBM 370 系列 CPU
❖ 状态寄存器PSW由九个标志位组成，以反映 操作结果的某些状态或机器运行状态。
17
5.6.1 Intel 8088 CPU
❖ 四个16位的段寄存器，用来存放主存段地址 (代码段CS，数据段DS，堆栈段SS，附加段 ES)。 通过把某个段寄存器左移4位低位补零 后与16位偏移地址相加的方法可形成20位长 度的实际地址，从而可使主存具有一兆字节 (2的20次方=1M)的寻址能力。
第五章 中央处理器
5.5 硬连线控制器
整体概述Hale Waihona Puke 概述一点击此处输入
相关文本内容
概述二
点击此处输入
相关文本内容
概述三
点击此处输入
相关文本内容
2
1 基本思想
(1)实现方法 ❖ 通过逻辑电路直接连线而产生的，又
称为组合逻辑控制方式 (2)设计目标 ❖ 使用最少元件（复杂的树形网络） ❖ 速度最高
3
1 基本思想
7
第五章 中央处理器
5.6 传统CPU
8
1 M68000CPU
❖M6800CPU的逻辑框图如下：
9
1 M68000CPU
❖ 比较典型的单总线结构的微理器。 ❖ M6800CPU是一种8位微处理器，采用单一的5V电
源。时钟脉冲采用两相(φ1，φ2)，主频为1MHz，由 外面加入CPU。 ❖ M6800的CPU主要包括：
(1)定点运算，包括整数计算和有效 地址的计算；
(2)浮点运算； (3)可变长运算，包括十进制算术运
算和字符串操作。
22
5.6.2 IBM 370 系列 CPU
计算机组成原理(第五章-新)
计算机组成原理
第五章 中央处理器CPU
本章内容： 5.1 CPU的组成和功能 5.2 指令周期 * 5.3 时序产生器和控制方式 5.4 微程序控制器 * 5.5 硬连线（组合逻辑）控制器 (简介) 5.6 传统的CPU 5.7 流水CPU* 5.8 RISC CPU
本章重点内容： √ 5.1 CPU的组成和功能 * 5.2 指令周期 * 5.3 时序产生器和控制方式 5.4 微程序控制器* 5.5 硬连线（组合逻辑）控制器 (简介) 5.6 传统的CPU 5.7 流水CPU* 5.8 RISC CPU
数据通路的概念：
数据通路: 是指CPU内部部件之间或CPU与存储器、
外设之间交换信息的通路。
即：信息从什么地方取出 → 经过哪条指定通道 → 传送到哪个寄存器或目标单元，都要CPU通过设置 “数据通道”来加以控制与实现。
∴ 操作控制器OC的功能:
根据指令译码信号和时序信号，产生相应的操作 控制信号，建立出数据通路，并完成“取出指令和执 行指令”的具体操作与控制。 时序产生器： 产生并发出计算机工作所需要的时序控制信号。
时，称为时间控制。
在计算机中，各种指令的操作信号以及每条指令 的整个执行过程都有严格的时间要求，需要CPU设定 规定的时序关系。 例如：
(R1)+(R0)
① ③ ②
R1
④
（4）数据加工
数据加工就是对数据进行算术运算、逻辑运算、
数据转换、传送或指令规定的处理，这是CPU的核心
功能之一。
∴ 可见，CPU的基本功能主要包括：
中央处理器
(1)作为CPU与数据Cache、寄存器和外部I/O设备之 间信息传送的暂存器(中转站)； (2)用于补偿CPU与内存、外围设备之间在操作速度 上的差异。
第五章 中央处理器CPU
本章内容： 5.1 CPU的组成和功能 5.2 指令周期 * 5.3 时序产生器和控制方式 5.4 微程序控制器 * 5.5 硬连线（组合逻辑）控制器 (简介) 5.6 传统的CPU 5.7 流水CPU* 5.8 RISC CPU
本章重点内容： √ 5.1 CPU的组成和功能 * 5.2 指令周期 * 5.3 时序产生器和控制方式 5.4 微程序控制器* 5.5 硬连线（组合逻辑）控制器 (简介) 5.6 传统的CPU 5.7 流水CPU* 5.8 RISC CPU
数据通路的概念：
数据通路: 是指CPU内部部件之间或CPU与存储器、
外设之间交换信息的通路。
即：信息从什么地方取出 → 经过哪条指定通道 → 传送到哪个寄存器或目标单元，都要CPU通过设置 “数据通道”来加以控制与实现。
∴ 操作控制器OC的功能:
根据指令译码信号和时序信号，产生相应的操作 控制信号，建立出数据通路，并完成“取出指令和执 行指令”的具体操作与控制。 时序产生器： 产生并发出计算机工作所需要的时序控制信号。
时，称为时间控制。
在计算机中，各种指令的操作信号以及每条指令 的整个执行过程都有严格的时间要求，需要CPU设定 规定的时序关系。 例如：
(R1)+(R0)
① ③ ②
R1
④
（4）数据加工
数据加工就是对数据进行算术运算、逻辑运算、
数据转换、传送或指令规定的处理，这是CPU的核心
功能之一。
∴ 可见，CPU的基本功能主要包括：
中央处理器
(1)作为CPU与数据Cache、寄存器和外部I/O设备之 间信息传送的暂存器(中转站)； (2)用于补偿CPU与内存、外围设备之间在操作速度 上的差异。
计算机组成原理第5章
按指令系统约定
主存
⑥ R0 17H ⑨ R1 R2 R3
位扩展 ALU
②＋“1” PC 101H ① MAR 107H
IR
④ MDR 7234H
⑤
ID
信号形成
BIU
10H 00100100
11H 00110011
②⑦
12H 01000011
②⑦R 13H 10010001
③⑧ 2743H 14H 01000010
分析指令的结果— JNZ指令，DISP=0001B ，转移发生
R0 1AH R1 73H R2 R3 03H
⑦ 01H
位扩展
⑨ 15H
ALU
⑧加法
②＋“1”
PC 143H ①⑥ MAR 132H
0001B IR 9413H
④ MDR 4931H
⑤
ID
信号形成
*执行指令阶段：实现当前指令功能
BIU
主存
(1)REG间数据传送操作 *操作步骤：利用数据通路，直接实现数据传送
*uOP序列 ：R源→R目标
地址
(2)存储器读操作
WR
*操作步骤：
RD
发地址信号、发读信号， MFC
等待操作完成、接收数据 数据
等待时间
*uOP序列 ：① 1→Read
取指令操作步骤— 同取数指令(①～④,仅PC值不同)
分析指令的结果— ST指令，[(R0)]←(R3)
主存
R0 17H ⑥
R1 73H
R2 R3 03H
⑦
位扩展 ALU
②＋“1” PC 112H ① MAR 171H
IR 24H
④ MDR 7303H
⑤
计算机组成原理第5章课件
第5章 中央处理器 计算机组成原理
☆ 5.1 CPU的组成和功能 ☆ 5.2 指令周期 ☆ 5.3 时序产生器和控制方式 ☆ 5.4 微程序控制器 ☆ 5.5 硬连线线控制器
5.6 传统CPU
☆ 5.7 流水CPU ☆ 5.8 RISC CPU
5.9 多媒体CPU
5.1 CPU的功能和组成
中央处理器是控制计算机自动完成取出指令和执行指令 任务的部件。它是计算机的核心部件，通常简称为CPU
a＋b＋6－6
第一二三条微指令的二进制编码：0100 10001 10001 1000 0110101010 0110 010001
微程序控制器原理框图
• 微程序控制器主要由控制存储器、微指令寄存器和地址转 移逻辑三大部分组成。 存放由控制存储器读出的一条微指令信息。
分为微地址寄存器和微命令寄存器两部分。
5.4 微程序控制器
➢ 利用软件方法（微程序设计技术）来设计硬件 ➢ 微程序控制的基本思想：
＊把操作控制信号编成 “微指令”，存放到控 制存储器CM中。 ＊当机器运行时，逐条读出微指令，产生全机 所需要的各种操作控制信号，启停相应部件。
5.4 微程序控制器
• 5.4.1 微程序控制原理 • 5.4.2 微程序设计技术
2. 异步控制方式 (2)采用不定长机器周期。
(3)中央控制与局部控制结合。
控制器发出某一操作控制信号后，等待执行部件完成操 作后发“回答”信号，再开始新的操作。
3. 联合控制方式
同步控制和异步控制相结合的方式。
情况（1）：大部分操作序列安排在固定的机器周期中，对某些时间 难以确定的操作则以执行 “回答”信号作为本次操作的结束； 情况（2）：机器周期的节拍脉冲数固定，但是各条指令周期的机器 周期数不固定。
☆ 5.1 CPU的组成和功能 ☆ 5.2 指令周期 ☆ 5.3 时序产生器和控制方式 ☆ 5.4 微程序控制器 ☆ 5.5 硬连线线控制器
5.6 传统CPU
☆ 5.7 流水CPU ☆ 5.8 RISC CPU
5.9 多媒体CPU
5.1 CPU的功能和组成
中央处理器是控制计算机自动完成取出指令和执行指令 任务的部件。它是计算机的核心部件，通常简称为CPU
a＋b＋6－6
第一二三条微指令的二进制编码：0100 10001 10001 1000 0110101010 0110 010001
微程序控制器原理框图
• 微程序控制器主要由控制存储器、微指令寄存器和地址转 移逻辑三大部分组成。 存放由控制存储器读出的一条微指令信息。
分为微地址寄存器和微命令寄存器两部分。
5.4 微程序控制器
➢ 利用软件方法（微程序设计技术）来设计硬件 ➢ 微程序控制的基本思想：
＊把操作控制信号编成 “微指令”，存放到控 制存储器CM中。 ＊当机器运行时，逐条读出微指令，产生全机 所需要的各种操作控制信号，启停相应部件。
5.4 微程序控制器
• 5.4.1 微程序控制原理 • 5.4.2 微程序设计技术
2. 异步控制方式 (2)采用不定长机器周期。
(3)中央控制与局部控制结合。
控制器发出某一操作控制信号后，等待执行部件完成操 作后发“回答”信号，再开始新的操作。
3. 联合控制方式
同步控制和异步控制相结合的方式。
情况（1）：大部分操作序列安排在固定的机器周期中，对某些时间 难以确定的操作则以执行 “回答”信号作为本次操作的结束； 情况（2）：机器周期的节拍脉冲数固定，但是各条指令周期的机器 周期数不固定。
计算机组成原理第五章-有关cache的计算
计算机组成原理第五章-有关cache的计算计算机组成原理第五章主要讲述了计算机中的缓存（Cache）技术。
缓存是一种用于提高计算机性能的关键技术，它位于CPU和内存之间，用于存储最近访问的数据和指令。
当CPU 需要访问某个数据或指令时，首先会检查缓存中是否存在该数据或指令，如果存在，则直接从缓存中获取，否则从内存中获取并存入缓存。
有关cache的计算主要包括以下几个方面：1. 命中率（Hit Rate）：命中率是指CPU在访问数据时，能够直接从缓存中找到所需数据的概率。
命中率越高，说明缓存的使用效果越好。
计算公式为：命中率= 命中次数/ (命中次数+ 未命中次数)2. 缺失率（Miss Rate）：缺失率是指CPU在访问数据时，无法从缓存中找到所需数据的概率。
缺失率越低，说明缓存的性能越好。
计算公式为：缺失率= 未命中次数/ (命中次数+ 未命中次数)3. 平均访问时间（Average Access Time）：平均访问时间是指CPU访问数据所需的总时间除以访问次数。
平均访问时间越短，说明缓存的性能越好。
计算公式为：平均访问时间= (命中时间* 命中次数+ 缺失时间* 缺失次数) / (命中次数+ 缺失次数)4. 缓存容量（Cache Capacity）：缓存容量是指缓存中可以存储的数据量。
缓存容量越大，能够存储的数据越多，从而提高缓存的命中率。
但是，缓存容量的增加也会增加成本和功耗。
5. 缓存行大小（Cache Line Size）：缓存行大小是指每次从内存中读取的数据量。
缓存行大小越大，每次读取的数据越多，从而提高缓存的命中率。
但是，过大的缓存行大小会增加内存带宽的需求。
6. 替换策略（Replacement Policy）：替换策略是指在缓存已满的情况下，如何选择要被替换的数据。
常见的替换策略有随机替换、先进先出（FIFO）替换、最近最少使用（LRU）替换等。
不同的替换策略会影响缓存的性能和命中率。
计算机组成原理课件第5章
时序信号体制
硬布线控制器中，时序信号往往采用主状态周期节拍电位-节拍脉冲三级体制。
在微程序控制器中，时序信号比较简单，一般采 用节拍电位-节拍脉冲二级体制。
30
5.3.2 时序信号产生器
功能：产生时序信号
各型计算机产生时序电路不相同 大、中型计算机的时序电路复杂，微型计算机的时 序电路简单
2.微指令寄存器μIR 作用：用来存放由控制存储器读出的一条微指令信息。 组成：微命令寄存器+微地址寄存器μAR 3.地址转移逻辑 作用：当需要转移时，根据机器指令的操作码字段OP和 状态条件及P字段实现对μAR的修改。 微指令由控制存储器读出后直接给出下一条微指令的地址， 即微地址，这个微地址信息就存放在微地址寄存器中。如果微 程序不出现分支，那么下一条微指令的地址就直接由微地址寄 存器给出。
28
5.3.1 时序产生器作用和体制
组成计算机硬件的器件特性决定了时序信号的基本 体制是电位—脉冲制（以触发器为例）
D为电位输入端，CP（Clock Pulse）为脉冲输入端
R,S为电位输入端
特性方程如下
D=0时，CP上升沿到来时，D触发器状态置0
D=1时，CP上升沿到来时，D触发器状态置1
38
T1 &
0
T2 &
0
T3 &
0
T4 &
0
RD &
WE &
T1
T2
T3
T4
RD
0
WE
0
Q
D
Q
Cr
R
0 T4
& 启动
计算机组成原理课后答案第二版_唐朔飞_第五章
送数据时，程序对I/O的控制包括了I/O 准备和I/O传送两段时间。由于I/O的工 作速度比CPU低得多，因此程序中要 反复询问I/O的状态，造成“踏步等 待”，严重浪费了CPU的工作时间。
而程序中断方式虽然也是通过“程
序”传送数据，但程序仅对I/O传送阶 段进行控制，I/O准备阶段不需要CPU 查询。故CPU此时照样可以运行现行 程序，与I/O并行工作，大大提高了 CPU的工作效率。
3）显存中存放的是那种信息？ 4）显存地址与屏幕显示位置如何 对应？
5）设置哪些计数器以控制显存访问与屏幕扫描 之间的同步？它们的模各是多少？
6）点时钟频率为多少？
解：1）显存最小容量=72×24×8 =1728B 2）ROM最小容量=64×8行×8列 = 512B（含字间隔1点，或512×7位） 3）显存中存放的是ASCII码信息。 4）显存每个地址对应一个字符显示位置，显示
解：程序查询接口工作过程如下（以输入
为例）：
1）CPU发I/O地址地址总线接口设 备选择器译码选中，发SEL信号开命令接 收门；
2）CPU发启动命令 D置0，B置1 接 口向设备发启动命令设备开始工作；
3）CPU等待，输入设备读出数据 DBR； 4）外设工作完成，完成信号接口 B 置0，D置1； 5）准备就绪信号控制总线 CPU； 6）输入：CPU通过输入指令（IN）将 DBR中的数据取走；
N个数据所需的处理时间=P×N+Q秒 平均每个数据所需处理时间= （P×N+Q）/ N 秒； 求倒数得： 该系统跟踪到的每秒中断请求数=N/ （P×N+Q）次。
19. 在程序中断方式中，磁盘申请 中断的优先权高于打印机。当打印机正 在进行打印时，磁盘申请中断请求。试 问是否要将打印机输出停下来，等磁盘 操作结束后，打印机输出才能继续进行？ 为什么？
而程序中断方式虽然也是通过“程
序”传送数据，但程序仅对I/O传送阶 段进行控制，I/O准备阶段不需要CPU 查询。故CPU此时照样可以运行现行 程序，与I/O并行工作，大大提高了 CPU的工作效率。
3）显存中存放的是那种信息？ 4）显存地址与屏幕显示位置如何 对应？
5）设置哪些计数器以控制显存访问与屏幕扫描 之间的同步？它们的模各是多少？
6）点时钟频率为多少？
解：1）显存最小容量=72×24×8 =1728B 2）ROM最小容量=64×8行×8列 = 512B（含字间隔1点，或512×7位） 3）显存中存放的是ASCII码信息。 4）显存每个地址对应一个字符显示位置，显示
解：程序查询接口工作过程如下（以输入
为例）：
1）CPU发I/O地址地址总线接口设 备选择器译码选中，发SEL信号开命令接 收门；
2）CPU发启动命令 D置0，B置1 接 口向设备发启动命令设备开始工作；
3）CPU等待，输入设备读出数据 DBR； 4）外设工作完成，完成信号接口 B 置0，D置1； 5）准备就绪信号控制总线 CPU； 6）输入：CPU通过输入指令（IN）将 DBR中的数据取走；
N个数据所需的处理时间=P×N+Q秒 平均每个数据所需处理时间= （P×N+Q）/ N 秒； 求倒数得： 该系统跟踪到的每秒中断请求数=N/ （P×N+Q）次。
19. 在程序中断方式中，磁盘申请 中断的优先权高于打印机。当打印机正 在进行打印时，磁盘申请中断请求。试 问是否要将打印机输出停下来，等磁盘 操作结束后，打印机输出才能继续进行？ 为什么？
计算机组成原理第五章课件白中英版
计算机组成原理第五章课件白中英版1. 引言本文档是《计算机组成原理》第五章的课件白中英版。
该章节主要介绍了计算机的指令系统和地址模式，以及指令的执行和控制。
2. 指令系统2.1 指令的定义指令是计算机程序中的基本单位，它包含了完成某一操作或完成某项任务的操作码和操作数。
指令可以分为数据传送指令、算术运算指令、逻辑运算指令、控制转移指令等多种类型。
2.2 操作码操作码是指令中用来表示操作类型的一组二进制码。
不同的计算机系统使用不同的操作码格式，常见的有定长操作码和变长操作码两种形式。
2.3 操作数操作数是指令中用来表示参与操作的数据或者地址的部分。
根据指令对操作数的要求和不同的寻址方式，操作数可以分为立即数、寄存器、寄存器间接寻址、直接寻址、寄存器相对寻址等多种方式。
3. 地址模式3.1 直接寻址直接寻址是指指令中给出操作数的有效地址，计算机通过该地址直接找到操作数的存储位置。
3.2 寄存器间接寻址寄存器间接寻址是指指令中给出的地址是寄存器中保存的另一个地址，计算机通过该寄存器间接找到操作数的存储位置。
3.3 立即寻址立即寻址是指指令中操作数的值直接给出，而不是通过地址间接寻址。
4. 指令的执行和控制4.1 指令执行过程指令的执行过程中，计算机根据指令的操作码判断执行的操作类型，然后根据操作数的寻址方式找到操作数的存储位置，并进行相应的操作。
4.2 程序计数器(PC)程序计数器是一个寄存器，用于存储即将被执行的指令的地址。
在每个指令执行完毕后，程序计数器自动加一，以指向下一条指令的地址。
4.3 控制单元控制单元是计算机的重要组成部分，用于控制指令的执行顺序和控制信号的产生。
控制单元根据指令的操作码产生相应的控制信号，从而控制计算机的各个部件协同工作。
5.本文档简要介绍了《计算机组成原理》第五章的课件白中英版。
主要内容包括指令系统的定义和操作码、操作数的介绍，以及地址模式的直接寻址、寄存器间接寻址和立即寻址的说明。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
义成几个短名字。定义之后，可以在代码中用一条 宏指令来代替一组指令，节省程序员的时间、简化 应用，也使得程序更易读。属于软件。 • 机器指令：介于微指令与宏指令之间。
2020/5/23
计算机语言
• 低级语言是指机器语言和汇编语言（助记符）,比如 机器语言全部是二进制代码,
• 高级语言是诸如Basic,C,Pascal,Delphi之类的语言 低级语言编写很麻烦,
2020/5/23
机器指令
一、指令的一般格式
操作码字段 地址码字段
1. 操作码 反映机器做什么操作
(1) 长度固定
用于指令字长较长的情况 ，RISC
如 IBM 350 操作码 8 位
(2) 长度可变
2020/5/23
操作码分散在指令字的不同字段中
(3) 扩展操作码技术
5.1
操作码的位数随地址数的减少而增加
第五章 指 令 系 统
5.1 机器指令 5.2 操作数类型和操作类型 5.3 寻址方式 5.4 指令格式举例 5.5 RISC 技术
2020/5/23
5.1 指令系统的发展与性能要求
1、指令在计算机系统中的地位 （1）是软件和硬件分界面的一个主要标志
– 硬件设计人员采用各种手段实现它； – 软件设计人员则利用它编制各种各样的系统
MOV DX, OFFSET msg MOV AH, 9 MOV CX, 10 next: INT 21h LOOP next MOV AH, 1 INT 21h RET msg hello！
2020/5/23
指令系统的发展与性能要求
低级语言与高级语言关系
比较内容
对程序员的训练要求
1
(1)通用算法 (2)语言规则
8
12
12
5.1
OP
A1
A2
或 (A1) OP (A2) A1 (A1) OP (A2) A2
4 次访存 寻址范围 212 = 4 K
(PC) +1→PC
若ACC 代替 A1（或A2） 若结果存于 ACC 3次访存
慢 – 二地址地址根据操作数的物理位置分为
：
• SS 存储器-存储器类型 • RS 寄存器-存储器类型 • RR 寄存器-寄存器类型
• 下边以a=a+b (a取2,b取3)为例
• 机器: (一大串1和0,不再给出,因为的确很麻烦)
• 汇编: MOV AX,2
•
MOV BX,3
•
ADD AX,BX
• C语言: int a,b;
•
a=2; b=3; a=a+b;
2020/5/23
机器码与汇编语言之间的关系
• B83412 对应与 MOV AX,1234H • 1011 1000 0011 0100 0001 0010 •
8
8
88
OP A1 A2 A3
(A1) OP (A2) A3
(PC) +1→PC
4 次访存 寻址范围 28 = 256
若 A3 用 A1 或 A2 代替
这种格式虽然省去了一个地址，但指 令长度仍比较长，所以只在字长较长 的大、中型机中使用，而小型、微型 机中很少使用。
2020/5/23
(3) 二地址
Mov 以字为单 位操作
对寄存 器操作
操作内容
2020/5/23
机器码分析
00h: BA 11 01 03h: B4 09 05h: B9 0A 00 08h CD 21 0Ah: E2 FC 0Ch: B4 01 0Eh: CD 21 10h: C3 11h: 68 65 6C 6C 6F 21 24
0000 0001
AA33
…
…
…
…
1111 1111 1110 A3
1111 1111 1111 0000 1111 1111 1111 0001
…
…
…
…
1111 1111 1111 1111
15条三地址指令 15条二地址指令 15条一地址指令 16条零地址指令
2. 地址码
(1) 四地址
86 666
一个核心问题。它不仅与计算机的硬件设计紧密相关，而且直接影响到系 统软件设计的难易程度。 • 完善的计算机的指令系统应具备： 1、完备性：一台计算机中最基本的、必不可少的指令构成了指令系统的完 备性。 2、有效性：指利用该指令系统所提供的指令编制的程序能够产生高效率。 高效率主要表现在空间和时间方面，即占用存储空间小、执行速度快。 3、规整性：指令操作的对称性和匀齐性，指令格式与数据格式的一致性。 （1）对称性：在指令系统中，所有寄存器和存储单元都可同等对待，这对 简化程序设计，提高程序的可读性非常有用。 （2）匀齐性：是指一种操作性质的指令可以支持各种数据类型。 （3）指令的格式与数据格式的一致性：指令长度与数据长度有一定关系， 以方便存取和处理。 4、兼容性：一般是指计算机的体系结构设计基本相同，机器之间具有相同 的基本结构、数据表示和共同的基本指令集合。
OP A1 A2 A3 A4
A1 第一操作数地址 A2 第二操作数地址 A3 结果的地址 A4 下一条指令地址
(A1) OP (A2) A3
5.1
设指令字长为 32 位 操作码固定为 8 位 4 次访存 寻址范围 26 = 64 若 PC 代替 A4
2020/5/23
2. 地址码
5.1
(2) 三地址
软件和应用软件
（2）是硬件设计人员和软件设计人员之间 的分界面，也是他们之间沟通的桥梁。
2020/5/23
5.1 指令系统相关概念
• 指令就是规定计算机执行某种操作的指示与命令。
• 从计算机组成的层次结构来说，指令分： • 微指令：在微程序控制的计算机中，将由同时发出
的控制信号所执行的一组微操作 。 属于硬件 • 宏指令：也是汇编指令，允许程序员把一组指令定
OP A1 A2 A3
4 位操作码 8 位操作码
12 位操作码 16 位操作码
2020/5/23
0000 0001
AA11
AA22
AA33
…
…
…
…
1110 A1 A2 A3
1111 0000 1111 0001
AA22
A111 1110 A2 A3
1111 1111
1111 1111
(3)硬件知识
2 对机器独立的程度
3 编制程序的难易程度
4 编制程序所需时间
5
6
2020/5/23
程序执行时间
编译过程中对计算机资 源的要求
高级语言 有 较少 不要 独立
易
短
较长
多
低级语言 有 较多 要 不独立
难
较长
短
少
指令系统的发展与性能
• 指令系统就是CPU能够执行的所有机器指令的集合。 • 指令系统决定了计算机的基本功能，指令系统的设计是计算机系统设计的
2020/5/23
计算机语言
• 低级语言是指机器语言和汇编语言（助记符）,比如 机器语言全部是二进制代码,
• 高级语言是诸如Basic,C,Pascal,Delphi之类的语言 低级语言编写很麻烦,
2020/5/23
机器指令
一、指令的一般格式
操作码字段 地址码字段
1. 操作码 反映机器做什么操作
(1) 长度固定
用于指令字长较长的情况 ，RISC
如 IBM 350 操作码 8 位
(2) 长度可变
2020/5/23
操作码分散在指令字的不同字段中
(3) 扩展操作码技术
5.1
操作码的位数随地址数的减少而增加
第五章 指 令 系 统
5.1 机器指令 5.2 操作数类型和操作类型 5.3 寻址方式 5.4 指令格式举例 5.5 RISC 技术
2020/5/23
5.1 指令系统的发展与性能要求
1、指令在计算机系统中的地位 （1）是软件和硬件分界面的一个主要标志
– 硬件设计人员采用各种手段实现它； – 软件设计人员则利用它编制各种各样的系统
MOV DX, OFFSET msg MOV AH, 9 MOV CX, 10 next: INT 21h LOOP next MOV AH, 1 INT 21h RET msg hello！
2020/5/23
指令系统的发展与性能要求
低级语言与高级语言关系
比较内容
对程序员的训练要求
1
(1)通用算法 (2)语言规则
8
12
12
5.1
OP
A1
A2
或 (A1) OP (A2) A1 (A1) OP (A2) A2
4 次访存 寻址范围 212 = 4 K
(PC) +1→PC
若ACC 代替 A1（或A2） 若结果存于 ACC 3次访存
慢 – 二地址地址根据操作数的物理位置分为
：
• SS 存储器-存储器类型 • RS 寄存器-存储器类型 • RR 寄存器-寄存器类型
• 下边以a=a+b (a取2,b取3)为例
• 机器: (一大串1和0,不再给出,因为的确很麻烦)
• 汇编: MOV AX,2
•
MOV BX,3
•
ADD AX,BX
• C语言: int a,b;
•
a=2; b=3; a=a+b;
2020/5/23
机器码与汇编语言之间的关系
• B83412 对应与 MOV AX,1234H • 1011 1000 0011 0100 0001 0010 •
8
8
88
OP A1 A2 A3
(A1) OP (A2) A3
(PC) +1→PC
4 次访存 寻址范围 28 = 256
若 A3 用 A1 或 A2 代替
这种格式虽然省去了一个地址，但指 令长度仍比较长，所以只在字长较长 的大、中型机中使用，而小型、微型 机中很少使用。
2020/5/23
(3) 二地址
Mov 以字为单 位操作
对寄存 器操作
操作内容
2020/5/23
机器码分析
00h: BA 11 01 03h: B4 09 05h: B9 0A 00 08h CD 21 0Ah: E2 FC 0Ch: B4 01 0Eh: CD 21 10h: C3 11h: 68 65 6C 6C 6F 21 24
0000 0001
AA33
…
…
…
…
1111 1111 1110 A3
1111 1111 1111 0000 1111 1111 1111 0001
…
…
…
…
1111 1111 1111 1111
15条三地址指令 15条二地址指令 15条一地址指令 16条零地址指令
2. 地址码
(1) 四地址
86 666
一个核心问题。它不仅与计算机的硬件设计紧密相关，而且直接影响到系 统软件设计的难易程度。 • 完善的计算机的指令系统应具备： 1、完备性：一台计算机中最基本的、必不可少的指令构成了指令系统的完 备性。 2、有效性：指利用该指令系统所提供的指令编制的程序能够产生高效率。 高效率主要表现在空间和时间方面，即占用存储空间小、执行速度快。 3、规整性：指令操作的对称性和匀齐性，指令格式与数据格式的一致性。 （1）对称性：在指令系统中，所有寄存器和存储单元都可同等对待，这对 简化程序设计，提高程序的可读性非常有用。 （2）匀齐性：是指一种操作性质的指令可以支持各种数据类型。 （3）指令的格式与数据格式的一致性：指令长度与数据长度有一定关系， 以方便存取和处理。 4、兼容性：一般是指计算机的体系结构设计基本相同，机器之间具有相同 的基本结构、数据表示和共同的基本指令集合。
OP A1 A2 A3 A4
A1 第一操作数地址 A2 第二操作数地址 A3 结果的地址 A4 下一条指令地址
(A1) OP (A2) A3
5.1
设指令字长为 32 位 操作码固定为 8 位 4 次访存 寻址范围 26 = 64 若 PC 代替 A4
2020/5/23
2. 地址码
5.1
(2) 三地址
软件和应用软件
（2）是硬件设计人员和软件设计人员之间 的分界面，也是他们之间沟通的桥梁。
2020/5/23
5.1 指令系统相关概念
• 指令就是规定计算机执行某种操作的指示与命令。
• 从计算机组成的层次结构来说，指令分： • 微指令：在微程序控制的计算机中，将由同时发出
的控制信号所执行的一组微操作 。 属于硬件 • 宏指令：也是汇编指令，允许程序员把一组指令定
OP A1 A2 A3
4 位操作码 8 位操作码
12 位操作码 16 位操作码
2020/5/23
0000 0001
AA11
AA22
AA33
…
…
…
…
1110 A1 A2 A3
1111 0000 1111 0001
AA22
A111 1110 A2 A3
1111 1111
1111 1111
(3)硬件知识
2 对机器独立的程度
3 编制程序的难易程度
4 编制程序所需时间
5
6
2020/5/23
程序执行时间
编译过程中对计算机资 源的要求
高级语言 有 较少 不要 独立
易
短
较长
多
低级语言 有 较多 要 不独立
难
较长
短
少
指令系统的发展与性能
• 指令系统就是CPU能够执行的所有机器指令的集合。 • 指令系统决定了计算机的基本功能，指令系统的设计是计算机系统设计的