x86微处理器引脚功能与总线时序
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
10 GND
VCC 20
DQ0 19 DQ1 18 DQ2 17 DQ3 16 DQ4 15 DQ5 14 DQ6 13 DQ7 12 STB 11
三态控制 OE
0 0 0 1
锁存控制 STB
↓ ↓ 非↓ 非↓
输入 输出 DI DQ
11 00 不变 高阻
6
8282-8088连接图
8088
ALE
CPU的外频或系统频率：指CPU的外部总线频率。
倍频系数：指CPU主频和外频的相对比例系数。 8088/8086/80286/80386的主频和外频值相同; 从80486DX2开始，CPU的主频和外频不再相同， 将外频按一定的比例倍频后得到CPU的主频，即： CPU主频 = 外频 × 倍频系数
CPU所有的操作都以时钟信号为基准
CPU 按严格的时间标准发出地址，控制信号， 存储器、接口也按严格的时间标准送出或接受数据. 这个时间标准由时钟信号确定。
10
CPU的主频或内频：CPU的内部工作频率。 主频是表示CPU工作速度的重要指标， 在 CPU其它性能指标相同时, 主频越高, CPU 的速度越快。
1
1．最小模式 (MN/MX=1) 系统规模小: 只含有一个8088CPU
不含数字运算协处理器、 输入/输出协处理器 系统的控制总线直接由8088CPU的控制线供给。
系统中的总线控制逻辑电路被减少到最小。
2
8284A CLK
RESET READY
A15~A8
S6~S3/A19~A16
AD7~AD0
PC机各子系统时钟(存储系统，显示系统，总线等)是由系统 频率按照一定的比例分频得到。
11
内频 550MHz Pentium III 倍频系数5.5
L2
L1
550MHz Cache
Cache
外频
处理机总线 100MHz
显 示 器
AGP 北桥 显卡 66MHz 440BX
100MHz
内存条
PCI 总线 33MHz
CLK
ALE
RESET
READY
DEN
MN/MX
DT/R
VCC
+5V
8088CPU
GND GND
IO/M WR RD
HOLD HLDA INTR INTA
NMI TEST
SSO
8088 在最小模式下的典型配置
地址锁存器
地址总线
8282(两片)
内
STB
OE
存
数据收发器 OE 8286 T/R
数据总线
控制总线
I/O 接口
3
8286
（8位双向三态总线驱动器）
1 3 A2 4 A3 5 A4 6 A5 7 A6 8 A7 9 OE 10 GND
VCC 20 B0 19 B1 18 B2 17 B3 16 B4 15 B5 14 B6 13 B7 12 T/R 11
使能 OE
（1）ALE = STB 出现正脉冲时,
AD7-AD0
出现低8 位地址信号,
将锁存 8 位地址.
（2）ALE = STB = 0 时
地
AD7-AD0出现数据。
址
出现数据时
不会影响已锁存地址信息
. . .
7
2．最大模式 (MN/MX=0)
系统规模较大: 除8088CPU外，还可以有其它协处理器
如 数字运算协处理器8087
AD 0 AD 1 AD 2 AD 3 AD 4 AD 5 AD 6
AD7 数据
A8
A9
.
.
A 15
.
A 16 A 17 A 18 A 19
DI0
DO 0
DI1
DO 1
DI2
DO 2
。。。
DO 3
DI7 8282
DO 4 DO 5
DO 6
DO 7
OE
STB
OE
8282 OE
STB
OE 输出允许: OE=0 D7-D0 输出
MRDC
ALE
8288
总线
MWTC IORC
控制器 IOWC
INTA
8259A 及有关电路
地址总线 PC
数据总线 总 线 插
控制总线 槽
9
二、 8088/8086系统总线 时序
（一）主频，外频，倍频系数
CPU是在时钟信号的控制下工作
CLK
时钟信号是一个按一定电压幅度， 一定时间间隔发出的脉冲信号
AD1
AD0
NMI
INTR
CLK
GND
8088
VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 HIGH(SSO) MN/MX RD RQ/GT0(HOLD) RQ/GT1(HLDA) LOCK(WR) S2(IO/M) S1(DT/R) S0(DEN) QS0(ALE) QS1(INTA) TEST READY RESET
B7
OE
T
最小模式中:数据允许信号DEN=0，表示在存储器、I/O访问周期或中断响应周期。
DEN=1，高阻， 表示在DMA方式
DT/R = 1， A=>B；
DT/R = 0 ，B=>A
5
8282
（8下降沿锁存/三态器 ）
•引脚图
•引脚图
1 DI0 2 DI1 3 DI2 4 DI3 5 DI4 6 DI5 7 DI6 8 DI7 9 OE
0 0 1
方向控制 T
0 1 X
操作
B数据=>A总线 A数据=>B总线
A, B隔离
4
8286数据收发器和8088连接
8088
AD 0 AD 1 AD 2 AD 3 AD 4 AD 5 AD 6 AD 7
DEN
DT/ R
A0
B0
A1
B1
A2
B2
A3 8286 B3
数
A4
B4
据
A5
B5
总
A6
B6
线
A7
一、8086/8088的引脚功能 最大组态（最小组态）
GND
8088CPU是双列直插式芯片，
A14 A13
共有40条引脚;
A12 A11
引脚33决定工作模式:
A10 A9
接地，最大模式
A8 AD7
接+5V, 最小模式
AD6 AD5
在两种模式下引脚24~31
AD4 AD3
有不同的名称和意义
AD2
输入/输出协处理器8089
系统的控制总线由总线控制器8288来提供
8288增强了8088CPU总线的驱动能力 将8088的状态信号(S2~S0)进行译码， 提供8088对存储器、I/O接口进行控制所需的信号
8
8284A CLK
RESET READY
S6-S3/A19-A16
AD15-AD8
CLK RESET
AD7~AD0 BHE/S7
READY
MN/MX
8086
VCC +5V RD
CPU
QS0
QS1
LOCK
S0
TEST
S1
S2 NMI
GND GND
INTR RQ/GT0 RQ/GT1
8086 在最大模式下的典型配置
地址锁存器 8282(三片)
STB
数据收发器
OE 8286 T （二片）
DT/R DEN
VCC 20
DQ0 19 DQ1 18 DQ2 17 DQ3 16 DQ4 15 DQ5 14 DQ6 13 DQ7 12 STB 11
三态控制 OE
0 0 0 1
锁存控制 STB
↓ ↓ 非↓ 非↓
输入 输出 DI DQ
11 00 不变 高阻
6
8282-8088连接图
8088
ALE
CPU的外频或系统频率：指CPU的外部总线频率。
倍频系数：指CPU主频和外频的相对比例系数。 8088/8086/80286/80386的主频和外频值相同; 从80486DX2开始，CPU的主频和外频不再相同， 将外频按一定的比例倍频后得到CPU的主频，即： CPU主频 = 外频 × 倍频系数
CPU所有的操作都以时钟信号为基准
CPU 按严格的时间标准发出地址，控制信号， 存储器、接口也按严格的时间标准送出或接受数据. 这个时间标准由时钟信号确定。
10
CPU的主频或内频：CPU的内部工作频率。 主频是表示CPU工作速度的重要指标， 在 CPU其它性能指标相同时, 主频越高, CPU 的速度越快。
1
1．最小模式 (MN/MX=1) 系统规模小: 只含有一个8088CPU
不含数字运算协处理器、 输入/输出协处理器 系统的控制总线直接由8088CPU的控制线供给。
系统中的总线控制逻辑电路被减少到最小。
2
8284A CLK
RESET READY
A15~A8
S6~S3/A19~A16
AD7~AD0
PC机各子系统时钟(存储系统，显示系统，总线等)是由系统 频率按照一定的比例分频得到。
11
内频 550MHz Pentium III 倍频系数5.5
L2
L1
550MHz Cache
Cache
外频
处理机总线 100MHz
显 示 器
AGP 北桥 显卡 66MHz 440BX
100MHz
内存条
PCI 总线 33MHz
CLK
ALE
RESET
READY
DEN
MN/MX
DT/R
VCC
+5V
8088CPU
GND GND
IO/M WR RD
HOLD HLDA INTR INTA
NMI TEST
SSO
8088 在最小模式下的典型配置
地址锁存器
地址总线
8282(两片)
内
STB
OE
存
数据收发器 OE 8286 T/R
数据总线
控制总线
I/O 接口
3
8286
（8位双向三态总线驱动器）
1 3 A2 4 A3 5 A4 6 A5 7 A6 8 A7 9 OE 10 GND
VCC 20 B0 19 B1 18 B2 17 B3 16 B4 15 B5 14 B6 13 B7 12 T/R 11
使能 OE
（1）ALE = STB 出现正脉冲时,
AD7-AD0
出现低8 位地址信号,
将锁存 8 位地址.
（2）ALE = STB = 0 时
地
AD7-AD0出现数据。
址
出现数据时
不会影响已锁存地址信息
. . .
7
2．最大模式 (MN/MX=0)
系统规模较大: 除8088CPU外，还可以有其它协处理器
如 数字运算协处理器8087
AD 0 AD 1 AD 2 AD 3 AD 4 AD 5 AD 6
AD7 数据
A8
A9
.
.
A 15
.
A 16 A 17 A 18 A 19
DI0
DO 0
DI1
DO 1
DI2
DO 2
。。。
DO 3
DI7 8282
DO 4 DO 5
DO 6
DO 7
OE
STB
OE
8282 OE
STB
OE 输出允许: OE=0 D7-D0 输出
MRDC
ALE
8288
总线
MWTC IORC
控制器 IOWC
INTA
8259A 及有关电路
地址总线 PC
数据总线 总 线 插
控制总线 槽
9
二、 8088/8086系统总线 时序
（一）主频，外频，倍频系数
CPU是在时钟信号的控制下工作
CLK
时钟信号是一个按一定电压幅度， 一定时间间隔发出的脉冲信号
AD1
AD0
NMI
INTR
CLK
GND
8088
VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 HIGH(SSO) MN/MX RD RQ/GT0(HOLD) RQ/GT1(HLDA) LOCK(WR) S2(IO/M) S1(DT/R) S0(DEN) QS0(ALE) QS1(INTA) TEST READY RESET
B7
OE
T
最小模式中:数据允许信号DEN=0，表示在存储器、I/O访问周期或中断响应周期。
DEN=1，高阻， 表示在DMA方式
DT/R = 1， A=>B；
DT/R = 0 ，B=>A
5
8282
（8下降沿锁存/三态器 ）
•引脚图
•引脚图
1 DI0 2 DI1 3 DI2 4 DI3 5 DI4 6 DI5 7 DI6 8 DI7 9 OE
0 0 1
方向控制 T
0 1 X
操作
B数据=>A总线 A数据=>B总线
A, B隔离
4
8286数据收发器和8088连接
8088
AD 0 AD 1 AD 2 AD 3 AD 4 AD 5 AD 6 AD 7
DEN
DT/ R
A0
B0
A1
B1
A2
B2
A3 8286 B3
数
A4
B4
据
A5
B5
总
A6
B6
线
A7
一、8086/8088的引脚功能 最大组态（最小组态）
GND
8088CPU是双列直插式芯片，
A14 A13
共有40条引脚;
A12 A11
引脚33决定工作模式:
A10 A9
接地，最大模式
A8 AD7
接+5V, 最小模式
AD6 AD5
在两种模式下引脚24~31
AD4 AD3
有不同的名称和意义
AD2
输入/输出协处理器8089
系统的控制总线由总线控制器8288来提供
8288增强了8088CPU总线的驱动能力 将8088的状态信号(S2~S0)进行译码， 提供8088对存储器、I/O接口进行控制所需的信号
8
8284A CLK
RESET READY
S6-S3/A19-A16
AD15-AD8
CLK RESET
AD7~AD0 BHE/S7
READY
MN/MX
8086
VCC +5V RD
CPU
QS0
QS1
LOCK
S0
TEST
S1
S2 NMI
GND GND
INTR RQ/GT0 RQ/GT1
8086 在最大模式下的典型配置
地址锁存器 8282(三片)
STB
数据收发器
OE 8286 T （二片）
DT/R DEN