华大半导体接手上海贝岭 集成电路业务整合提速

华大半导体接手上海贝岭 集成电路业务整合提速
华大半导体接手上海贝岭 集成电路业务整合提速

华大半导体接手上海贝岭集成电路业务整合提速

上周五,上海贝岭公告,公司实际控制人中国电子信息产业集团(以下简称中国电子)将持有的上市公司26.45%的股权无偿转让给全资子公司华大半导体有限公司(以下简称华大半导体),此次权益变动后,华大半导体将成为上海贝岭的控股股东。

据了解,此次股权转让是配合中国电子抢抓国家大力发展集成电路产业的重大历史机遇,推进落实中国电子与上海市的战略合作,整合集成电路板块资源,调整企业结构和业务布局,加快中国电子集成电路产业转型升级发展所实施的内部资产重组计划。

华大半导体表示,公司作为中国电子集成电路业务的统一运营平台,将加快推进产业整合,实现资源的集中和业务的协同发展,促进企业的专业化经营,提高盈利能力,推动技术升级和可持续发展。

集成电路业务整合提速

华大半导体接手上海贝岭之后,同业竞争是需要解决的问题之一。据了解,华大半导体控制的南京微盟电子有限公司主营业务电源管理电路的设计开发与销售,与上海贝岭部分业务存在相似,不排除存在同业竞争或潜在同业竞争关系。

对此,华大半导体承诺将不在上海贝岭之外,直接或间接新增与上海贝岭主营业务相同、相似并构成竞争关系的业务,并且凡是华大半导体获得的与上海贝岭主营业务相同、相似并构成竞争关系的商业机会或投资机会,该等商业机会均由上海贝岭优先享有。另外,华大半导体还承诺,将按照公平合理的原则,在最短的合理时间内依据法律、法规及规范性文件的规定,消除同业竞争问题。

另一方面,上海贝岭的业务调整也是摆在新的控股股东面前的一项工作。上海贝岭定位于芯片设计企业,但其2014年报显示,去年公司集成电路贸易实现营收1.5亿元,占当年总营收的33.9%,而该项业务毛利率仅4.92%,远低于同期集成电路产品的毛利率水平,对公司业绩造成了较明显的拖累。

中航证券在一份调研纪要中指出,集成电路贸易业务占比较高与公司芯片设计型企业的定位不符,预计成为未来最先剥离的业务。记者注意到,2013年的数据显示,上海贝岭约45%的营收来自于集成电路贸易,毛利率仅 3.22%,这一情况在2014年已经有所好转。

事实上,即使在芯片业务中,上海贝岭也存在调整的空间,其智能电表芯片(计量和 PLC)业务占据了较大的比重,但是智能电表的出货量高峰期已经过去,并且相关芯片的集中度极其高,特别是 PLC 芯片领域)支撑公司高速发展的动力可能会不足。

中航证券认为,上海贝岭现有业务尚处于中低端领域,毛利率显著低于同类企业;其产品线向高端演进所依赖的方式除自身研发外还极有可能通过外部并购或内部的资产整合来完成。

H股资产或回归A股

上海贝岭的实际控制人中国电子主业包括集成电路与关键元器件、软件与服务、专用整机及核心零部件、新型平板显示、现代电子商贸与园区服务五大板块。目前来看,这五大业务板块中,除集成电路以外的其他业务板块均不同程度实现了实质性的整合。

中航证券此前指出,在国资集团如大唐科技和清华控股等频频于集成电路板块动作的当下,做为优先发展的主业板块集成电路的整合只是时间问题,特别是在其他业务板块已经基本梳理整合完毕的时点下,集成电路板块的动作将随之而来,深度和广度可能会超预期。

值得注意的是,对于此前上海贝岭将成为中国电子集成电路板块唯一资本整合平台的说法,中国电子总经理刘烈宏曾向媒体表示,“集成电路设计的核心资源是技术人员,目前集成电路业务板块上市公司较多,其整合思路与生产资料占比较多的重型资产公司肯定有所区别,具体如何整合,目前集团层面还没有定论。”

正如刘烈宏所言,集成电路业务板块上市公司较多确实是横亘在集团业务整合面前的一座大山,而中国电子在集团内部消除同业竞争的行动并未停止,上海贝岭此前剥离RFID业务正是一个例子。根据中国电子的规划,资产证券化的方向是一个板块一个上市公司。

资料显示,中国电子集成电路板块的相关上市公司还包括国民技术、中电广通、中国电子和华虹半导体等。

对于集成电路业务的发展,刘烈宏曾表示,“力争在未来三年,在整个集成电路设计产业,既做强集成电路设计产业本身,也做好产融结合壮大发展能力,使集成电路资产证券化率大幅增加。”目前,中国电子集成电路资产证券化水平仅20%左右。

记者注意到,中航证券在报告中还指出了另外一种可能性。报告称,集成电路企业在 A 股和H股市场上存在较大的估值差异,这一差异将导致H股资产的再融资能力削弱,特别是受半导体硅周期左右的估值逻辑和集成电路设计制造环节重资本投入的双重压力下,适当将H股资产转化成A股资产从中国电子集团层面会是有利而无害的策略。

《半导体集成电路》期末考试试题库..

第一部分考试试题 第0章绪论 1.什么叫半导体集成电路? 2.按照半导体集成电路的集成度来分,分为哪些类型,请同时写出它们对应的英文缩写? 3.按照器件类型分,半导体集成电路分为哪几类? 4.按电路功能或信号类型分,半导体集成电路分为哪几类? 5.什么是特征尺寸?它对集成电路工艺有何影响? 6.名词解释:集成度、wafer size、die size、摩尔定律? 第1章集成电路的基本制造工艺 1.四层三结的结构的双极型晶体管中隐埋层的作用? 2.在制作晶体管的时候,衬底材料电阻率的选取对器件有何影响?。 3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤? 4.简述硅栅p阱CMOS的光刻步骤? 5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足? 6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点?并请提出改进方法。 7. 请画出NPN晶体管的版图,并且标注各层掺杂区域类型。 8.请画出CMOS反相器的版图,并标注各层掺杂类型和输入输出端子。 第2章集成电路中的晶体管及其寄生效应 1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略?。 2.什么是集成双极晶体管的无源寄生效应? 3. 什么是MOS晶体管的有源寄生效应?

4. 什么是MOS晶体管的闩锁效应,其对晶体管有什么影响? 5. 消除“Latch-up”效应的方法? 6.如何解决MOS器件的场区寄生MOSFET效应? 7. 如何解决MOS器件中的寄生双极晶体管效应? 第3章集成电路中的无源元件 1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些? 2.集成电路中常用的电容有哪些。 3. 为什么基区薄层电阻需要修正。 4. 为什么新的工艺中要用铜布线取代铝布线。 5. 运用基区扩散电阻,设计一个方块电阻200欧,阻值为1K的电阻,已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。 第4章TTL电路1.名词解释 电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流 静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间 2. 分析四管标准TTL与非门(稳态时)各管的工作状态? 3. 在四管标准与非门中,那个管子会对瞬态特性影响最大,并分析原因以及带来那些困难。 4. 两管与非门有哪些缺点,四管及五管与非门的结构相对于两管与非门在那些地方做了改善,并分析改善部分是如何工作的。四管和五管与非门对静态和动态有那些方面的改进。

半导体集成电路习题及答案

第1章 集成电路的基本制造工艺 1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答:集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。 第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题 2.2 利用截锥体电阻公式,计算TTL “与非”门输出管的CS r 2.2 所示。 提示:先求截锥体的高度 up BL epi mc jc epi T x x T T -----= 然后利用公式: b a a b WL T r c -? = /ln 1ρ , 2 1 2?? =--BL C E BL S C W L R r b a a b WL T r c -? = /ln 3ρ 321C C C CS r r r r ++= 注意:在计算W 、L 时, 应考虑横向扩散。 2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管,试问当横向PNP 器件在4种可能 的偏置情况下,哪一种偏置会使得寄生晶体管的影响最大? 答:当横向PNP 管处于饱和状态时,会使得寄生晶体管的影响最大。 2.8 试设计一个单基极、单发射极和单集电极的输出晶体管,要求其在20mA 的电流负载下 ,OL V ≤0.4V ,请在坐标纸上放大500倍画出其版图。给出设计条件如下: 答: 解题思路 ⑴由0I 、α求有效发射区周长Eeff L ; ⑵由设计条件画图 ①先画发射区引线孔; ②由孔四边各距A D 画出发射区扩散孔; ③由A D 先画出基区扩散孔的三边; ④由B E D -画出基区引线孔; ⑤由A D 画出基区扩散孔的另一边;

⑥由A D 先画出外延岛的三边; ⑦由C B D -画出集电极接触孔; ⑧由A D 画出外延岛的另一边; ⑨由I d 画出隔离槽的四周; ⑩验证所画晶体管的CS r 是否满足V V OL 4.0≤的条件,若不满足,则要对所作 的图进行修正,直至满足V V OL 4.0≤的条件。(CS C OL r I V V 00 ES += 及己知 V V C 05.00ES =) 第3章 集成电路中的无源元件 复 习 思 考 题 3.3 设计一个4k Ω的基区扩散电阻及其版图。 试求: (1) 可取的电阻最小线宽min R W =?你取多少? 答:12μm (2) 粗估一下电阻长度,根据隔离框面积该电阻至少要几个弯头? 答:一个弯头 第4章 晶体管 (TTL)电路 复 习 思 考 题 4.4 某个TTL 与非门的输出低电平测试结果为 OL V =1V 。试问这个器件合格吗?上 机使用时有什么问题? 答:不合格。 4.5 试分析图题4.5所示STTL 电路在导通态和截止态时各节点的电压和电流,假定各管的 β=20, BEF V 和一般NPN 管相同, BCF V =0.55V , CES V =0.4~0.5V , 1 CES V =0.1~0.2V 。 答:(1)导通态(输出为低电平) V V B 1.21= , V V B 55.12= ,V V B 2.13= ,V V B 5.04= ,V V B 8.05= ,

芯片设计和生产流程

芯片设计和生产流程 大家都是电子行业的人,对芯片,对各种封装都了解不少,但是你 知道一个芯片是怎样设计出来的么?你又知道设计出来的芯片是 怎么生产出来的么?看完这篇文章你就有大概的了解。 复杂繁琐的芯片设计流程 芯片制造的过程就如同用乐高盖房子一样,先有晶圆作为地基,再层层往上叠的芯片制造流程后,就可产出必要的IC芯片(这些会在后面介绍)。然而,没有设计图,拥有再强制造能力都没有用,因此,建筑师的角色相当重要。但是IC设计中的建筑师究竟是谁呢?本文接下来要针对IC设计做介绍。 在IC生产流程中,IC多由专业IC设计公司进行规划、设计,像是联发科、高通、Intel等知名大厂,都自行设计各自的IC芯片,提供不同规格、效能的芯片给下游厂商选择。因为IC是由各厂自行设计,所以IC设计十分仰赖工程师的技术,工程师的素质影响着一间企业的价值。然而,工程师们在设计一颗IC芯片时,究竟有那些步骤?设计流程可以简单分成如下。

设计第一步,订定目标 在IC设计中,最重要的步骤就是规格制定。这个步骤就像是在设计建筑前,先决定要几间房间、浴室,有什么建筑法规需要遵守,在确定好所有的功能之后在进行设计,这样才不用再花额外的时间进行后续修改。IC设计也需要经过类似的步骤,才能确保设计出来的芯片不会有任何差错。 规格制定的第一步便是确定IC的目的、效能为何,对大方向做设定。接着是察看有哪些协定要符合,像无线网卡的芯片就需要符合IEEE802.11等规範, 不然,这芯片将无法和市面上的产品相容,使它无法和其他设备连线。最后则是

确立这颗IC的实作方法,将不同功能分配成不同的单元,并确立不同单元间连结的方法,如此便完成规格的制定。 设计完规格后,接着就是设计芯片的细节了。这个步骤就像初步记下建筑的规画,将整体轮廓描绘出来,方便后续制图。在IC芯片中,便是使用硬体描述语言(HDL)将电路描写出来。常使用的HDL有Verilog、VHDL等,藉由程式码便可轻易地将一颗IC地功能表达出来。接着就是检查程式功能的正确性并持续修改,直到它满足期望的功能为止。 ▲32bits加法器的Verilog范例。 有了电脑,事情都变得容易 有了完整规画后,接下来便是画出平面的设计蓝图。在IC设计中,逻辑合成这个步骤便是将确定无误的HDL code,放入电子设计自动化工具(EDA tool),让电脑将HDL code转换成逻辑电路,产生如下的电路图。之后,反

半导体集成电路设计_复习大纲

复习大纲 1-4章: 1、双极集成电路工艺的隔离方法; 2、隐埋层杂质的选择原则; 3、外延层厚度包括哪几个部分,公式里的四项分别指什么? 4、双极集成电路工艺中的七次光刻和四次扩散分别指什么? 5、双极集成电路工艺中的双极晶体管的四层三结结构 6、集成和分立的双极型晶体管结构上有何区别? 7、基区扩散电阻的修正方式; 8、扩散电阻最小条宽的确定原则;基区扩散电阻最小宽度受限的因素及其最小宽度? 9、Al的方块电阻是0.05Ω/□,多晶硅的方块电阻是30Ω/□。线宽是8μm,长度是10μm, 试计算上述两种材料构成的电阻阻值 10、SBD与普通二极管的相比,有哪些特点? 11、集成电阻器和电容器的优缺点; 12、集成NPN晶体管中的寄生电容 13、横向PNP管的特点; 14、横向PNP管的直流电流放大倍数小的原因;P31-34 15、减小NPN晶体管中的集电极串联电阻r CS的方法; 16、衬底PNP的特点; 17、集成二极管中最常用的是哪两种,具体什么特点? 18、SCT的工作特点? 19、MOS集成电路工艺中提高场开启电压的方法?P46 20、沟道长度调制效应 21、器件的亚阈值特性 22、四管单元→五管单元→六管单元是演变的? 23、六管单元TTL与非门电路与五管单元相比,有哪些优点?若将它改造成STTL电 路,哪些晶体管要加肖特基势垒二极管? 7-10章、12、13、17章: 1.CMOS静态反相器的主要类型? 2.CMOS反相器设计采用两种准则:对称波形设计准则;准对称波形准则。 3.自举反相器电路,自举反相器的工作原理 4.饱和E/E自举反相器的输出高电平比电源电压低一个开启电压;耗尽负载反相器,负 载管为耗尽型MOSFET,其栅源短接。 5.有比反相器和无比反相器 6.在CMOS电路中,负载电容C L的充电和放电时间限制了门的开关速度。分析CMOS反 相器中负载电容C L 7.什么是导电因子,其值是多少? 8.CMOS反相器三个工作区之间的关系 9.CMOS反相器的上升和下降时间,如何使其基本相等? 10.CMOS反相器功耗的组成?

集成电路设计基础复习

1、解释基本概念:集成电路,集成度,特征尺寸 参考答案: A、集成电路(IC:integrated circuit)是指通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、电容等无源器件,按照一定的电路互连,“集成”在一块半导体晶片(如硅或砷化镓)上,封装在一个外壳内,执行特定电路或系统功能的集成块。 B、集成度是指在每个芯片中包含的元器件的数目。 C、特征尺寸是代表工艺光刻条件所能达到的最小栅长(L)尺寸。 2、写出下列英文缩写的全称:IC,MOS,VLSI,SOC,DRC,ERC,LVS,LPE 参考答案: IC:integrated circuit;MOS:metal oxide semiconductor;VLSI:very large scale integration;SOC:system on chip;DRC:design rule check;ERC:electrical rule check;LVS:layout versus schematic;LPE:layout parameter extraction 3、试述集成电路的几种主要分类方法 参考答案: 集成电路的分类方法大致有五种:器件结构类型、集成规模、使用的基片材料、电路功能以及应用领域。根据器件的结构类型,通常将其分为双极集成电路、MOS集成电路和Bi-MOS 集成电路。按集成规模可分为:小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。按基片结构形式,可分为单片集成电路和混合集成电路两大类。按电路的功能将其分为数字集成电路、模拟集成电路和数模混合集成电路。按应用领域划分,集成电路又可分为标准通用集成电路和专用集成电路。 4、试述“自顶向下”集成电路设计步骤。 参考答案: “自顶向下”的设计步骤中,设计者首先需要进行行为设计以确定芯片的功能;其次进行结构设计;接着是把各子单元转换成逻辑图或电路图;最后将电路图转换成版图,并经各种验证后以标准版图数据格式输出。 5、比较标准单元法和门阵列法的差异。 参考答案:

半导体集成电路制造PIE常识

Question Answer & PIE

PIE 1. 何谓PIE? PIE的主要工作是什幺? 答:Process Integration Engineer(工艺整合工程师), 主要工作是整合各部门的资源, 对工艺持续进行改善, 确保产品的良率(yield)稳定良好。 2. 200mm,300mm Wafer 代表何意义? 答:8吋硅片(wafer)直径为200mm , 直径为300mm硅片即12吋. 3. 目前中芯国际现有的三个工厂采用多少mm的硅片(wafer)工艺?未来北京的Fab4(四厂)采用多少mm的wafer工艺? 答:当前1~3厂为200mm(8英寸)的wafer, 工艺水平已达0.13um工艺。未来北京厂工艺wafer将使用300mm(12英寸)。 4. 我们为何需要300mm? 答:wafer size 变大,单一wafer 上的芯片数(chip)变多,单位成本降低200→300 面积增加2.25倍,芯片数目约增加2.5倍 5. 所谓的0.13 um 的工艺能力(technology)代表的是什幺意义? 答:是指工厂的工艺能力可以达到0.13 um的栅极线宽。当栅极的线宽做的越小时,整个器件就可以变的越小,工作速度也越快。 6. 从0.35um->0.25um->0.18um->0.15um->0.13um 的technology改变又代表的是什幺意义? 答:栅极线的宽(该尺寸的大小代表半导体工艺水平的高低)做的越小时,工艺的难度便相对提高。从0.35um -> 0.25um -> 0.18um -> 0.15um -> 0.13um 代表着每一个阶段工艺能力的提升。 7. 一般的硅片(wafer)基材(substrate)可区分为N,P两种类型(type),何谓N, P-type wafer? 答:N-type wafer 是指掺杂negative元素(5价电荷元素,例如:P、As)的硅片, P-type 的wafer 是指掺杂positive 元素(3价电荷元素, 例如:B、In)的硅片。 200mm300mm 8〞12〞

半导体集成电路项目规划设计方案

半导体集成电路项目规划设计方案 规划设计/投资分析/实施方案

摘要 该半导体集成电路项目计划总投资21252.85万元,其中:固定资产投资16297.49万元,占项目总投资的76.68%;流动资金4955.36万元,占项目总投资的23.32%。 达产年营业收入42842.00万元,总成本费用34173.50万元,税金及附加364.82万元,利润总额8668.50万元,利税总额10228.98万元,税后净利润6501.38万元,达产年纳税总额3727.61万元;达产年投资利润率40.79%,投资利税率48.13%,投资回报率30.59%,全部投资回收期 4.77年,提供就业职位978个。 报告根据项目实际情况,提出项目组织、建设管理、竣工验收、经营管理等初步方案;结合项目特点提出合理的总体及分年度实施进度计划。 在国家政策大力支持下,我国集成电路市场保持高速增长,根据中国半导体行业协会统计,自2009年至2018年,我国集成电路销售规模从 1,109亿元增长至6,532亿元,期间的年均复合增长率达到21.78%。2018年,受第四季度全球半导体市场下滑影响,中国集成电路产业2018年全年增速有所放缓,同比增长20.7%,其中,设计业同比增长21.5%;制造业同比增长25.6%;封装测试业同比增长16.1%。 报告主要内容:概况、建设背景及必要性、市场调研预测、投资建设方案、项目选址、建设方案设计、工艺分析、项目环境保护和绿色生产分

析、安全生产经营、风险应对评估、节能评价、项目进度说明、投资可行性分析、经济效益分析、项目综合评估等。

半导体集成电路项目规划设计方案目录 第一章概况 第二章建设背景及必要性 第三章投资建设方案 第四章项目选址 第五章建设方案设计 第六章工艺分析 第七章项目环境保护和绿色生产分析第八章安全生产经营 第九章风险应对评估 第十章节能评价 第十一章项目进度说明 第十二章投资可行性分析 第十三章经济效益分析 第十四章项目招投标方案 第十五章项目综合评估

集成电路设计答案 王志功版

第一章 1.按规模划分,集成电路的发展已经经历了哪几代?它的发展遵循了一条业界著名的定律,请说出是什么定律? 晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。MOORE定律 2.什么是无生产线集成电路设计?列出无生产线集成电路设计的特点和环境。 拥有设计人才和技术,但不拥有生产线。特点:电路设计,工艺制造,封装分立运行。 环境:IC产业生产能力剩余,人们需要更多的功能芯片设计 3.多项目晶圆(MPW)技术的特点是什么?对发展集成电路设计有什么意义? MPW:把几到几十种工艺上兼容的芯片拼装到一个宏芯片上,然后以步行的方式排列到一到多个晶圆上。意义:降低成本。 4.集成电路设计需要哪四个方面的知识? 系统,电路,工具,工艺方面的知识 第二章 1.为什么硅材料在集成电路技术中起着举足轻重的作用? 原材料来源丰富,技术成熟,硅基产品价格低廉 2.GaAs和InP材料各有哪些特点? P10,11 3.怎样的条件下金属与半导体形成欧姆接触?怎样的条件下金属与半导体形成肖特基接触? 接触区半导体重掺杂可实现欧姆接触,金属与掺杂半导体接触形成肖特基接触 4.说出多晶硅在CMOS工艺中的作用。P13 5.列出你知道的异质半导体材料系统。 GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6.SOI材料是怎样形成的,有什么特点? SOI绝缘体上硅,可以通过氧隔离或者晶片粘结技术完成。特点:电极与衬底之间寄生电容大大减少,器件速度更快,功率更低 7. 肖特基接触和欧姆型接触各有什么特点? 肖特基接触:阻挡层具有类似PN结的伏安特性。欧姆型接触:载流子可以容易地利用量子遂穿效应相应自由传输。 8. 简述双极型晶体管和MOS晶体管的工作原理。P19,21 第三章 1.写出晶体外延的意义,列出三种外延生长方法,并比较各自的优缺点。 意义:用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。外延方法:液态生长,气相外延生长,金属有机物气相外延生长 2.写出掩膜在IC制造过程中的作用,比较整版掩膜和单片掩膜的区别,列举三种掩膜的制造方法。P28,29 3.写出光刻的作用,光刻有哪两种曝光方式?作用:把掩膜上的图形转换成晶圆上的器件结构。曝光方式有接触与非接触两种。 4.X射线制版和直接电子束直写技术替代光刻技术有什么优缺点? X 射线(X-ray)具有比可见光短得多的波长,可用来制作更高分辨率的掩膜版。电子

半导体集成电路

1、什么是器件的亚阈值特性,对器件有什么影响? 器件的亚阈值特性是指在分析MOSFET时,当Vgs影响:亚阈值导电会导致较大的功率损耗,在大型电路中,如内存中,其信息能量损耗可能使存储信息改变,使电路不能正常工作。 2、MOS晶体管的短沟道效应是指什么,其对晶体管有什么影响? 短沟道效应是指:当MOS晶体管的沟道长度变短到可以与源漏的耗尽层宽度相比拟时,发生短沟道效应,栅下耗尽区电荷不再完全受栅控制,其中有一部分受源、漏控制,产生耗尽区电荷共享,并且随着沟道长度的减小,受栅控制的耗尽区电荷不断减少的现象。 影响:由于受栅控制的耗尽区电荷不断减少,只需要较少的栅电荷就可以达到反型,使阈值电压降低;沟道变短使得器件很容易发生载流子速度饱和效应。 3、请以PMOS晶体管为例解释什么是衬偏效应,并解释其对PMOS晶体管阈值电 压和漏源电流的影响。 4、什么是沟道长度调制效应,对器件有什么影响? 5、为什么MOS晶体管会存在饱和区和非饱和区之分(不考虑沟道调制效应)? 6、简述集成双极晶体管的有源寄生效应在其各工作区能否忽略?

7、什么是集成双极晶体管的无源寄生效应? 8、什么是MOS晶体管的有源寄生效应? 9、什么是MOS晶体管的闩锁效应,其对晶体管有什么影响? 10、消除“latch-up”效应的方法? 版图设计时:为减小寄生电阻Rs和Rw,版图设计时采用双阱工艺、多增加电源和地接触孔数目,加粗电源线和地线,对接触进行合理规划布局,减小有害的电位梯度;工艺设计时:降低寄生三极管的电流放大倍数:以N阱CMOS为例,为降低两晶体管的放大倍数,有效提高抗自锁的能力,注意扩散浓度的控制。为减小寄生PNP管的寄生电阻胁,可在高浓度硅上外延低浓度硅作为衬底,抑制自锁效应。工艺上采用深阱扩散增加基区宽度可以有效降低寄生NPN管的放大倍数。 11、如何解决MOS器件的场区寄生MOSFET效应? 12、如何解决MOS器件中的寄生双极晶体管效应? 13、双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪 些? 14、集成电路中常用的电容有哪些。 15、为什么基区薄层电阻需要修正。

半导体集成电路制造PIE常识讲解

Question & PIE Answer

PIE 1. 何谓PIE? PIE 的主要工作是什幺? 答:Process Integration Engineer(工艺整合工程师), 主要工作是整合各部门的资源, 对工艺持续进行改善, 确保产品的良率(yield)稳定良好。 2. 200mm,300mm Wafer 代表何意义? 答:8吋硅片(wafer)直径为200mm , 直径为300mm硅片即12吋. 目前中芯国际现有的三个工厂采用多少mm的硅片(wafer)工艺?未来北京3.的Fab4(四厂)采用多少mm的wafer 工艺? 答:当前1~3 厂为200mm(8 英寸)的wafer, 工艺水平已达0.13um 工艺。 未来北京厂工艺wafer 将使用300mm(12 英寸)。 4. 我们为何需要300mm? 答:wafer size 变大,单一wafer 上的芯片数(chip)变多,单位成本降低200→300 面积增加2.25倍,芯片数目约增加2.5 倍 5. 所谓的0.13 um 的工艺能力(technology)代表的是什幺意义?答:是指工厂的工艺能力可以达到0.13 um 的栅极线宽。当栅极的线宽做的越小时,整个器件就可以变的越小,工作速度也越快。 从0.35um->0.25um->0.18um->0.15um->0.13um 的technology改变又代表的是什幺意义? 答:栅极线的宽(该尺寸的大小代表半导体工艺水平的高低)做的越小时,工艺的难度便相对提高。从0.35um -> 0.25um -> 0.18um -> 0.15um -> 0.13um 代表着每一个阶段工艺能力的提升。 一般的硅片(wafer)基材(substrate)可区分为N,P 两种类型(type),何谓N, P-type wafer? 答:N-type wafer 是指掺杂negative 元素(5 价电荷元素,例如:P、As)的硅片, P-type 的wafer 是指掺杂positive 元素(3 价电荷元素, 例如:B、 In)的硅片。 8. 工厂中硅片(wafer)的制造过程可分哪几个工艺过程(module)?答:主要有四个部分:DIFF (扩散)、TF(薄膜)、PHOTO (光刻)、ETCH (刻蚀)。其中

集成电路技术及其发展趋势

集成电路技术及其发展趋势 摘要目前,以集成电路为核心的电子产业已超过以汽车、石油、钢铁为代表的传统工业成为第一大产业,成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。作为当今世界竞争的焦点,拥有自主知识产权的集成电路已日益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。 关键词集成电路系统集成晶体管数字技术

第一章绪论 1947年12月16日,基于John Bardeen提出的表面态理论、Willianm Shockley给出的放大器基本设想以及Walter Brattain设计的实验,美国贝尔实验室第一次观测到具有放大作用的晶体管。1958年12月12日,美国德州仪器公司的Jack 发明了全世界第一片集成电路。这两项发明为微电子技术奠定了重要的里程碑,使人类社会进入到一个以微电子技术为基础、以集成电路为根本的信息时代。50多年来,集成电路已经广泛地应用于军事、民用各行各业、各个领域的各种电子设备中,如计算机、手机、DVD、电视、汽车、医疗设备、办公电器、太空飞船、武器装备等。集成电路的发展水平已经成为衡量一个国家现代化水平和综合实力的重要标志[1]。 现代社会是高度电子化的社会。在日常生活中,小到电视机、计算机、手机等电子产品,大到航空航天、星际飞行、医疗卫生、交通运输等行业的大型设备,几乎都离不开电路系统的应用。构成电路系统的基本元素为电阻、电容、晶体管等元器件。早期的电路系统是将分立的元器件按照电路要求,在印刷电路板上通过导线连接实现的。由于分立元件的尺寸限制,在一块印刷电路板上可容纳的元器件数量有限。因此,由分立元器件在印刷电路板上构成的电路系统的规模受到限制。同时,这种电路还存在体积大、可靠性低及功耗高等问题。 半导体集成电路是通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、电容等无源器件,按照一定的电路规则,互连“集成”在一块半导体单晶片上。封装在一个外壳内,执行特定的电路或系统功能。与印刷电路板上电路系统的集成不同,在半导体集成电路中,构成电路系统的所有元器件及其连线是制作在同一块半导体材料上的,材料、工艺、器件、电路、系统、算法等知识的有机“集成”,使得电路系统在规模、速度、可靠性和功耗等性能上具有不可比拟的优点,已经广泛的应用于日常生活中。半导体集成电路技术推动了电子产品的小型化、信息化和智能化进程。它彻底改变了人类的生活方式,成为支撑现代化发展的基石[2]。 1959年,英特尔(Intel)的始创人,Jean Hoerni 和Robert Noyce,在Fairchild Semiconductor开发出一种崭新的平面科技,令人们能在硅威化表面铺上不同的物料来制作晶体管,以及在连接处铺上一层氧化物作保护。这项技术上的突破取代了以往的人手焊接。而以硅取代锗使集成电路的成本大为下降,令

中国集成电路设计行业概况研究-行业概述

中国集成电路设计行业概况研究-行业概述 (一)行业概述 1、集成电路设计行业概况 集成电路系采用特种电路设计及加工工艺,集成于半导体晶片上的微型电子电路产品。集成电路相比传统的分立电路,通过降低体积减小材料耗用量,大幅降低了制造成本,同时,其微小的体积及元件的紧密排布提高了信息的切换速度并降低了能耗,使得集成电路比分立电路在成本及效率上均有较大的优势。自1958 年第一块集成电路于德州仪器问世以来,集成电路产品发展迅速,广泛用于各种电子产品,成为信息时代中不可或缺的部分。 伴随现代信息技术产业的快速发展,集成电路产业作为现代信息技术产业的基础和核心,已成为关系国民经济和社会发展全局的基础性、先导性和战略性产业,在推动国家经济发展、社会进步、提高人们生活水平以及保障国家安全等方面发挥着广泛而重要的作用,是当前国际竞争的焦点和衡量一个国家或地区现代化程度以及综合国力的重要标志之一。随着国内经济不断发展以及国家对集成电路行业的大力支持,中国集成电路产业快速发展,产业规模迅速扩大,技术水平显著提升,有力推动了国家信息化建设。 完整的集成电路产业链包括设计、芯片制造、封装测试等环节,各环节具有各自独特的技术体系及特点,已分别发展成独立、成熟的子行业。

其中,集成电路设计系根据终端市场的需求设计开发各类芯片产品,集成电路设计水平的高低决定了芯片的功能、性能及成本; 集成电路制造通过版图文件生产掩膜,并通过光刻、掺杂、溅射、刻蚀等过程,将掩膜上的电路图形复制到晶圆基片上,从而在晶圆基片上形成电路; 集成电路封装测试包括封装和测试两个环节,封装是保护芯片免受物理、化学等环境因素造成的损伤,增强芯片的散热性能,实现电气连接,确保电路正常工作;测试主要是对芯片产品的功能、性能测试等,将功能、性能不符合要求的产品筛选出来。 2、集成电路行业产品分类 集成电路产品依其功能,主要可分为模拟芯片(Analog IC)、存储器芯片(Memory IC)、微处理器芯片(Micro IC)、逻辑芯片(Logic IC)。 模拟芯片是处理连续性的光、声音、速度、温度等自然模拟信号,按技术类型可分为只处理模拟信号的线性芯片和同时处理模拟与数字信号的混合芯片;按应用分类可分为标准型模拟芯片和特殊应用型模拟芯片。标准型模拟芯片包括放大器、信号界面、数据转换、比较器等产品。特殊应用型模拟芯片主要应用于通

集成电路设计习题答案-章 精品

CH1 1.按规模划分,集成电路的发展已经经历了哪几代?它的发展遵循了一条业界著名的定律,请说出是什么定律? 晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。MOORE定律 2.什么是无生产线集成电路设计?列出无生产线集成电路设计的特点和环境。 拥有设计人才和技术,但不拥有生产线。特点:电路设计,工艺制造,封装分立运行。 环境:IC产业生产能力剩余,人们需要更多的功能芯片设计 3.多项目晶圆(MPW)技术的特点是什么?对发展集成电路设计有什么意义? MPW:把几到几十种工艺上兼容的芯片拼装到一个宏芯片上,然后以步行的方式排列到一到多个晶圆上。意义:降低成本。 4.集成电路设计需要哪四个方面的知识? 系统,电路,工具,工艺方面的知识 CH2 1.为什么硅材料在集成电路技术中起着举足轻重的作用? 原材料来源丰富,技术成熟,硅基产品价格低廉 2.GaAs和InP材料各有哪些特点? P10,11 3.怎样的条件下金属与半导体形成欧姆接触?怎样的条件下金属与半导体形成肖特基接触? 接触区半导体重掺杂可实现欧姆接触,金属与掺杂半导体接触形成肖特基接触 4.说出多晶硅在CMOS工艺中的作用。P13 5.列出你知道的异质半导体材料系统。 GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6.SOI材料是怎样形成的,有什么特点? SOI绝缘体上硅,可以通过氧隔离或者晶片粘结技术完成。特点:电极与衬底之间寄生电容大大减少,器件速度更快,功率更低 7. 肖特基接触和欧姆型接触各有什么特点? 肖特基接触:阻挡层具有类似PN结的伏安特性。欧姆型接触:载流子可以容易地利用量子遂穿效应相应自由传输。 8. 简述双极型晶体管和MOS晶体管的工作原理。P19,21 CH3 1.写出晶体外延的意义,列出三种外延生长方法,并比较各自的优缺点。 意义:用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。外延方法:液态生长,气相外延生长,金属有机物气相外延生长 2.写出掩膜在IC制造过程中的作用,比较整版掩膜和单片掩膜的区别,列举三种掩膜的制造方法。P28,29 3.写出光刻的作用,光刻有哪两种曝光方式?作用:把掩膜上的图形转换成晶圆上的器件结构。曝光方式有接触与非接触两种。 4.X射线制版和直接电子束直写技术替代光刻技术有什么优缺点? X 射线(X-ray)具有比可见光短得多的波长,可用来制作更高分辨率的掩膜版。电子束

集成电路设计基础 课后答案

班级:通信二班姓名:赵庆超学号:20071201297 7,版图设计中整体布局有哪些注意事项? 答:1版图设计最基本满足版图设计准则,以提高电路的匹配性能,抗干扰性能和高频工作性能。 2 整体力求层次化设计,即按功能将版图划分为若干子单元,每个子单元又可能包含若干子单元,从最小的子单元进行设计,这些子单元又被调用完成较大单元的设计,这种方法大大减少了设计和修改的工作量,且结构严谨,层次清晰。 3 图形应尽量简洁,避免不必要的多边形,对连接在一起的同一层应尽量合并,这不仅可减小版图的数据存储量,而且版图一模了然。 4 在构思版图结构时,除要考虑版图所占的面积,输入和输出的合理分布,较小不必要的寄生效应外,还应力求版图与电路原理框图保持一致(必要时修改框图画法),并力求版图美观大方。 8,版图设计中元件布局布线方面有哪些注意事项? 答:1 各不同布线层的性能各不相同,晶体管等效电阻应大大高于布线电阻。高速电路,电荷的分配效应会引起很多问题。 2 随器件尺寸的减小,线宽和线间距也在减小,多层布线层之间的介质层也在变薄,这将大大增加布线电阻和分布电阻。 3 电源线和地线应尽可能的避免用扩散区和多晶硅布线,特别是通过

较大电流的那部分电源线和地线。因此集成电路的版图设计电源线和地线多采用梳状布线,避免交叉,或者用多层金属工艺,提高设计布线的灵活性。 4 禁止在一条铝布线的长信号霞平行走过另一条用多晶硅或者扩散区布线的长信号线。因为长距离平行布线的两条信号线之间存在着较大的分布电容,一条信号线会在另一条信号线上产生较大的噪声,使电路不能正常工作。、 5 压点离开芯片内部图形的距离不应少于20um,以避免芯片键和时,因应力而造成电路损坏。

半导体集成电路复习题及答案

第8章动态逻辑电路 填空题 对于一般的动态逻辑电路,逻辑部分由输出低电平的网组成,输出信号与电源之间插入了栅控制1、 极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的。 【答案:NMOS, PMOS, NOMS】 对于一个级联的多米诺逻辑电路,在评估阶段:对PDN网只允许有跳变,对 PUN网只允许有跳变,2、 PDN与PDN相连或PUN与PUN相连时中间应接入。 【答案:】 解答题 从逻辑功能,电路规模,速度3方面分析下面2电路的相同点和不同点。从而说明CMOS动态组合逻辑1、 电路的特点。 【答案:】 图A是CMOS静态逻辑电路。图B是CMOS动态逻辑电路。2电路完成的均是NAND的逻辑功能。图B的逻辑部分电路使用了2个MOS管,图A使用了4个MOS管,由此可以看出动态组合逻辑电路的规模为静态电路的一半。图B的逻辑功能部分全部使用NMOS管,图A即使用NMOS也使用PMOS,由于NMOS的速度高于PMOS,说明动态组合逻辑电路的速度高于静态电路。 2、分析下面的电路,指出它完成的逻辑功能,说明它和一般动态组合逻辑电路的不同,说明其特点。 【答案:】

该电路可以完成OUT=AB的与逻辑。与一般动态组合逻辑电路相比,它增加了一个MOS管M kp,这个MOS 管起到了电荷保持电路的作用,解决了一般动态组合逻辑电路存在的电荷泄漏的问题。 3、分析下列电路的工作原理,画出输出端OUT的波形。 【答案:】 答案:

4、结合下面电路,说明动态组合逻辑电路的工作原理。 【答案:】 动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网与地之间插入的时钟信号NMOS组成。当时钟信号为低电平时,PMOS导通,OUT被拉置高电平。此时电路处于预充电阶段。 当时钟信号为低电平时,PMOS截至,电路与V DD的直接通路被切断。这时NOMS导通,当逻辑网处于特定逻辑时,电路输出OUT被接到地,输出低电平。否则,输出OUT仍保持原状态高电平不变。例如此电路, NMOS网构成逻辑网中A与C,或B与C同时导通时,可以构成输出OUT到地的通路,将输出置为低电平。 第7章传输门逻辑 填空题 写出传输门电路主要的三种类型和他们的缺点:(1),缺点:;(2),缺点:;(3),缺1、 点:。 【答案:NMOS传输门,不能正确传输高电平,PMOS传输门,不能正确传输低电平,CMOS传输门, 电路规模较大。】 2、传输门逻辑电路的振幅会由于减小,信号的也较复杂,在多段接续时,一般要插入。 【答案:阈值损失,传输延迟,反相器。】 3、一般的说,传输门逻辑电路适合逻辑的电路。比如常用的和。 【答案:异或,加法器,多路选择器】 解答题 1、分析下面传输门电路的逻辑功能,并说明方块标明的MOS管的作用。 【答案:】

集成电路设计练习题

集成电路设计练习题2009 1、说明一个半导体集成电路成本的组成。 2、简述CMOS工艺流程。简述CMOS集成电路制造的过程中需要重复进行的工艺步骤。 3、描述你对集成电路工艺的认识。列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么?简述CMOS工艺技术的发展趋势。 4、你知道的集成电路设计的表达方式有哪几种? 5、现有一用户需要一种集成电路产品,要求该产品能够实现如下功能:y=lnx 其中,x为4位二进制整数输入信号。y为二进制小数输出,要求保留两位小数。电源电压为3~5v 假设公司接到该项目后,交由你来负责该产品的设计,试讨论该产品的设计全程。 6、请谈谈对一个系统设计的总体思路。针对这个思路,你觉得应该具备哪些方面的知识? 7、描述你对集成电路设计流程的认识。 8、集成电路前端设计流程,后端设计流程,相关的工具。 9、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool. 10、简述FPGA等可编程逻辑器件设计流程。 11、简述半定制数字电路的设计流程。 12、简要说明并比较数字集成电路几种不同的实现方法。 13、什么是集成电路的设计规则。 14、同步电路和异步电路的区别是什么? 15、画出CMOS电路的晶体管级电路图,实现Y=AB+C(D+E) 16、在CMOS电路中,要有一个单管作为开关管精确传递模拟低电平,这个单管你会用P管还是N 管,为什么? 17、硅栅COMS工艺中N阱中做的是P管还是N管,N阱的阱电位的连接有什么要求? 18、名词解释:VLSI, CMOS, EDA, VHDL, DRC, LVS, DFT, STA 19、画出CMOS与非门的电路,并画出波形图简述其功能。 20、latch与register的区别,为什么现在多用register。行为级描述中latch如何产生的。 21、FPGA和ASIC的概念,他们的区别。 22、Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal, poly and diffusion in traditional CMOS process.(威盛笔试题circuit design-beijing-03.11.09) 23、Please show the CMOS inverter schematic, layout and its cross section with P-well process. Plot its transfer curve (V out-Vin). And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? 24、Please draw the transistor level schematic of a CMOS 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。 25、To design a CMOS inverter with balance rise and fall time, please define the ration of channel width of PMOS and NMOS and explain? 26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?

IC设计基础笔试集锦

IC设计基础(流程、工艺、版图、器件)笔试集锦 1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路 相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念)。(仕兰微面试题目) 什么是MCU? MCU(Micro Controller Unit),又称单片微型计算机(Single Chip Microcomputer),简称单片机,是指随着大规模集成电路的出现及其发展,将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上,形成芯片级的计算机。 MCU的分类 MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。MASK ROM的MCU价格便宜,但程序在出厂时已经固化,适合程序固定不变的应用场合;FALSH ROM的MCU程序可以反复擦写,灵活性很强,但价格较高,适合对价格不敏感的应用场合或做开发用途;OTP ROM的MCU价格介于前两者之间,同时又拥有一次性可编程能力,适合既要求一定灵活性,又要求低成本的应用场合,尤其是功能不断翻新、需要迅速量产的电子产品。 RISC为Reduced Instruction Set Computing的缩写,中文翻译为精简执令运算集,好处是CPU核心 很容易就能提升效能且消耗功率低,但程式撰写较为复杂;常见的RISC处理器如Mac的Power PC 系列。 CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。 DSP有两个意思,既可以指数字信号处理这门理论,此时它是Digital Signal Processing的缩写;也可以是Digital Signal Processor的缩写,表示数字信号处理器,有时也缩写为DSPs,以示与理论的区别。 2、FPGA和ASIC的概念,他们的区别。(未知) 答案:FPGA是可编程ASIC。 ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。根据一 个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计 制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点 3、什么叫做OTP片、掩膜片,两者的区别何在?(仕兰微面试题目)otp是一次可编程(one time programme),掩膜就是mcu出厂的时候程序已经固化到里面去了,不能在写程序进去!( 4、你知道的集成电路设计的表达方式有哪几种?(仕兰微面试题目) 5、描述你对集成电路设计流程的认识。(仕兰微面试题目) 6、简述FPGA等可编程逻辑器件设计流程。(仕兰微面试题目) 7、IC设计前端到后端的流程和eda工具。(未知) 8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.(未知) 9、Asic的design flow。(威盛VIA 2003.11.06 上海笔试试题) 10、写出asic前期设计的流程和相应的工具。(威盛) 11、集成电路前段设计流程,写出相关的工具。(扬智电子笔试) 先介绍下IC开发流程: 1.)代码输入(design input) 用vhdl或者是verilog语言来完成器件的功能描述,生成hdl代码 语言输入工具:SUMMIT VISUALHDL MENTOR RENIOR 图形输入: composer(cadence); viewlogic (viewdraw) 2.)电路仿真(circuit simulation) 将vhd代码进行先前逻辑仿真,验证功能描述是否正确 数字电路仿真工具: Verolog:CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模拟电路仿真工具: AVANTI HSpice pspice,spectre micro microwave: eesoft : hp 3.)逻辑综合(synthesis tools) 逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真 中所没有考虑的门沿(gates delay)反标到生成的门级网表中,返回电路仿真阶段进行再 仿真。最终仿真结果生成的网表称为物理网表。 12、请简述一下设计后端的整个流程?(仕兰微面试题目) 13、是否接触过自动布局布线?请说出一两种工具软件。自动布局布线需要哪些基本元 素?(仕兰微面试题目) 14、描述你对集成电路工艺的认识。(仕兰微面试题目)

相关文档
最新文档