单片机第四章外围模块PPT课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CPU对口的读操作有两种： ①读—修改—写操作（读口锁存器状态）
例：ANL P0，A
；(P0)←(P0)∧(A)
ORL P0，#data ；(P0)←(P0)∨data
DEC P0
；(P0)←(P0) -1
②读引脚操作（读口引脚上外部输入信息）
例 MOV A，P1
2
3
§4-1-1 P0 口
P0口是一个三态双向口，可作为地址/ 数据分时复用口，也可作为通用I/O接口。
写锁存器 锁存器__
CLK Q MUX
3 V1 1
1
读引脚
14
当作为准双向通用I/O口使用时： 控制信号使转换开关接向左侧，锁存器Q端 经反相器3接V1，其工作原理与P1相同， 也具有输入、输出、端口操作三种工作方 式，负载能力也与P1相同。
15
1 系统中外接程序存储器时：P2口输出程序存储 器的高8位地址，不作I/O口使用。
其1位的结构原理如下图所示。P0口由 8个这样的电路组成。
4
读锁存器
地址/数据 控制 3
VCC
读锁存
器端口
2
& V2
41
内部总线 DQ
写锁存器 锁存器__ 起输出 CLK Q
MUX
V1
锁存作
用，8个
锁存器
1
S构FR成—了P读0引脚
三态门1是引脚 输入缓冲器
P 0.x
V1、V2 组成输出 驱动器， 以增大带 负载能力
17
P3口是一多功能口，既做准双 向口又做特殊输入输出口。 1 做通用I/O口使用： P3口做输入使用，应由软件向口锁 存器写“1”。
18
2 做第二功能使用：
某位做第二功能使用该位D锁存 器Q应被硬件自动置“1”。
P3.0 RXD
P3.5 T1
P3.1 TXD (出) P3.6 WR(出)
P3.2 INT0
8
总之： 一 P0口作为一般I/O口使用
1 P0口用作输出口：必须外接上拉电阻，才 有高电平输出。
2 P0口作输入口：先向端口锁存器写入“1”。
二 P0口作为地址/数据总线使用
1 以P0口引脚输出低8位地址或数据信息 2 由P0口输入数据
三 P0口可驱动8个LSTTL电路
9
§4-1-2 P1口（准双向口）
§4-1 并行口及其应用
51系列单片机的并行口，按特性可分类为：
单一的准双向口(如89C52的P1.2~P1.7) 多功能复用的准双向口(如89C52的P1.0、 P1.1，P3.0~P3.7) 可作地址总线输出口的准双向口(P2) 可作地址/数据总线口的三态双向口(P0)
1
每个I/O线均由锁存器，输出电路和输入缓冲器组成。 每一条口线可独立用作输入和输出。作输出时可锁存 数据，输入时可缓冲数据。
10
①P1.0、P1.1为多功能双向口， P1.2~P1.7为单
一功能准双向口。
②P1口的第一功能是准双向口，每一位可分别
定义为输入线或输出线。
③输出驱动部分由场效应管V1与内部上拉电
阻组成。当其某位输出高电平时，可以提供上
拉电流负载。
K0
P1.0
+5V
89C52
89C52 10KΩ
Pwk.baidu.com.0 K0
2 系统中无外接程序存储器，而扩展有片外RAM 的系统中：
① 片外RAM的容量＜256B：P2口仍做输入/输 出口使用。使用R0或R1作地址指针。
②片外RAM的容量＞256B ： P2口不能做输入/ 输出口，而做系统扩展的高8位地址总线口使 用。使用DPTR、P2R0、P2R1作地址指针。
16
§4-1-4 P3口（准双向口）
P3.7 RD(出)
P3.3 INT1
P3.4 T0
3 P3口具有驱动4个LSTTL负载的能力。
19
I/O端口的操作方式： （1）输出数据方式：CPU通过一条数据传送指令就可以把输出
数据写入P0～P3的端口锁存器，然后通过输出驱动器送到 端口引脚线。例如，下面的指令均可在P0口输出数据。
MOV P0, A ANL P0, #data ORL P0, A
P0口1位结构图
5
2．地址/数据分时复用功能
当P0口作为地址/数据分时复用总线时， 可分为两种情况：一种是从P0口输出地址或 数据，另一种是从P0口输入数据。
6
在访问片外存储器而需从P0口输出地址 或数据信号时，控制信号应为高电平“1”， 使转换开关MUX把反相器4的输出端与 V1接通，同时把与门3打开。 1)当地址或数据为“1”时，经反相器4使 V1截止，而经与门3使V2导通，P0.x引脚 上出现相应的高电平“1”； 2)当地址或数据为"0"时，经反相器4使 V1导通而V2截止，引脚上出现相应的低 电平"0"。这样就将地址/数据的信号输出。
MOV P1, #0FH ; 置位P1引脚的低4位 MOV A, P1 ; 读P1引脚上的低4位信号送累加器A
21
§4-1-5 并行口的应用
1 外接蜂鸣器 2 利用可控硅控制加热电路 3 BCD码拨码盘的接口
BCD码拨码盘构造—— 一个拨码盘可以输入1位十进制数据。 拨码盘拨到某个位置时，控制线分别与4 位数据线中某几位接通。 接通线定义为“1”，不通的线定义为“0”。
11
④P1的某一位作为输入线时，该位的口锁存 器必须保持“1”。使输出场效应管截止。该 引脚才可由内部拉高电路拉成高电平，或由 外部电路拉成低电平。 ⑤P1口具有驱动4个LSTTL负载的能力。
12
13
§4-1-3 P2口（准双向口）
读锁存器 2
地址 控制
VCC 内部上拉电阻
P2.x 内部总线 D Q
（2）读端口数据方式： CPU读入的这个数据并非端口引脚线上 的数据。读端口数据可以直接读端口。例如，下面的指令 均可以从P1口输入数据。
MOV A, P1 MOV 20H, P1 MOV R0, P1 MOV @R0, P1
20
（3）读端口引脚方式：读端口引脚方式可以从端口引脚
上读入信息。在这种方式下，CPU首先必须使欲读端 口引脚所对应的锁存器置1，然后才能读端口引脚。 因此，用户在读引脚时必须先置位锁存器后读，连续 使用两条指令。例如，下面的程序可以读P1引脚上的 低4位信号。
7
3．通用I/O接口功能
当P0口作为通用I/O口使用，在CPU向端口输出数 据时，对应的控制信号为0，转换开关把输出级与锁 存器Q端接通，同时因与门3输出为0使V2截止，此时， 输出级是漏极开路电路。当写脉冲加在锁存器时钟 端CLK上时，与内部总线相连的D端数据取反后出现 在Q端，又经输出V1反相，在P0引脚上出现的数据 正好是内部总线的数据。当要从P0口输入数据时， 引脚信息仍经输入缓冲器进入内部总线。
例：ANL P0，A
；(P0)←(P0)∧(A)
ORL P0，#data ；(P0)←(P0)∨data
DEC P0
；(P0)←(P0) -1
②读引脚操作（读口引脚上外部输入信息）
例 MOV A，P1
2
3
§4-1-1 P0 口
P0口是一个三态双向口，可作为地址/ 数据分时复用口，也可作为通用I/O接口。
写锁存器 锁存器__
CLK Q MUX
3 V1 1
1
读引脚
14
当作为准双向通用I/O口使用时： 控制信号使转换开关接向左侧，锁存器Q端 经反相器3接V1，其工作原理与P1相同， 也具有输入、输出、端口操作三种工作方 式，负载能力也与P1相同。
15
1 系统中外接程序存储器时：P2口输出程序存储 器的高8位地址，不作I/O口使用。
其1位的结构原理如下图所示。P0口由 8个这样的电路组成。
4
读锁存器
地址/数据 控制 3
VCC
读锁存
器端口
2
& V2
41
内部总线 DQ
写锁存器 锁存器__ 起输出 CLK Q
MUX
V1
锁存作
用，8个
锁存器
1
S构FR成—了P读0引脚
三态门1是引脚 输入缓冲器
P 0.x
V1、V2 组成输出 驱动器， 以增大带 负载能力
17
P3口是一多功能口，既做准双 向口又做特殊输入输出口。 1 做通用I/O口使用： P3口做输入使用，应由软件向口锁 存器写“1”。
18
2 做第二功能使用：
某位做第二功能使用该位D锁存 器Q应被硬件自动置“1”。
P3.0 RXD
P3.5 T1
P3.1 TXD (出) P3.6 WR(出)
P3.2 INT0
8
总之： 一 P0口作为一般I/O口使用
1 P0口用作输出口：必须外接上拉电阻，才 有高电平输出。
2 P0口作输入口：先向端口锁存器写入“1”。
二 P0口作为地址/数据总线使用
1 以P0口引脚输出低8位地址或数据信息 2 由P0口输入数据
三 P0口可驱动8个LSTTL电路
9
§4-1-2 P1口（准双向口）
§4-1 并行口及其应用
51系列单片机的并行口，按特性可分类为：
单一的准双向口(如89C52的P1.2~P1.7) 多功能复用的准双向口(如89C52的P1.0、 P1.1，P3.0~P3.7) 可作地址总线输出口的准双向口(P2) 可作地址/数据总线口的三态双向口(P0)
1
每个I/O线均由锁存器，输出电路和输入缓冲器组成。 每一条口线可独立用作输入和输出。作输出时可锁存 数据，输入时可缓冲数据。
10
①P1.0、P1.1为多功能双向口， P1.2~P1.7为单
一功能准双向口。
②P1口的第一功能是准双向口，每一位可分别
定义为输入线或输出线。
③输出驱动部分由场效应管V1与内部上拉电
阻组成。当其某位输出高电平时，可以提供上
拉电流负载。
K0
P1.0
+5V
89C52
89C52 10KΩ
Pwk.baidu.com.0 K0
2 系统中无外接程序存储器，而扩展有片外RAM 的系统中：
① 片外RAM的容量＜256B：P2口仍做输入/输 出口使用。使用R0或R1作地址指针。
②片外RAM的容量＞256B ： P2口不能做输入/ 输出口，而做系统扩展的高8位地址总线口使 用。使用DPTR、P2R0、P2R1作地址指针。
16
§4-1-4 P3口（准双向口）
P3.7 RD(出)
P3.3 INT1
P3.4 T0
3 P3口具有驱动4个LSTTL负载的能力。
19
I/O端口的操作方式： （1）输出数据方式：CPU通过一条数据传送指令就可以把输出
数据写入P0～P3的端口锁存器，然后通过输出驱动器送到 端口引脚线。例如，下面的指令均可在P0口输出数据。
MOV P0, A ANL P0, #data ORL P0, A
P0口1位结构图
5
2．地址/数据分时复用功能
当P0口作为地址/数据分时复用总线时， 可分为两种情况：一种是从P0口输出地址或 数据，另一种是从P0口输入数据。
6
在访问片外存储器而需从P0口输出地址 或数据信号时，控制信号应为高电平“1”， 使转换开关MUX把反相器4的输出端与 V1接通，同时把与门3打开。 1)当地址或数据为“1”时，经反相器4使 V1截止，而经与门3使V2导通，P0.x引脚 上出现相应的高电平“1”； 2)当地址或数据为"0"时，经反相器4使 V1导通而V2截止，引脚上出现相应的低 电平"0"。这样就将地址/数据的信号输出。
MOV P1, #0FH ; 置位P1引脚的低4位 MOV A, P1 ; 读P1引脚上的低4位信号送累加器A
21
§4-1-5 并行口的应用
1 外接蜂鸣器 2 利用可控硅控制加热电路 3 BCD码拨码盘的接口
BCD码拨码盘构造—— 一个拨码盘可以输入1位十进制数据。 拨码盘拨到某个位置时，控制线分别与4 位数据线中某几位接通。 接通线定义为“1”，不通的线定义为“0”。
11
④P1的某一位作为输入线时，该位的口锁存 器必须保持“1”。使输出场效应管截止。该 引脚才可由内部拉高电路拉成高电平，或由 外部电路拉成低电平。 ⑤P1口具有驱动4个LSTTL负载的能力。
12
13
§4-1-3 P2口（准双向口）
读锁存器 2
地址 控制
VCC 内部上拉电阻
P2.x 内部总线 D Q
（2）读端口数据方式： CPU读入的这个数据并非端口引脚线上 的数据。读端口数据可以直接读端口。例如，下面的指令 均可以从P1口输入数据。
MOV A, P1 MOV 20H, P1 MOV R0, P1 MOV @R0, P1
20
（3）读端口引脚方式：读端口引脚方式可以从端口引脚
上读入信息。在这种方式下，CPU首先必须使欲读端 口引脚所对应的锁存器置1，然后才能读端口引脚。 因此，用户在读引脚时必须先置位锁存器后读，连续 使用两条指令。例如，下面的程序可以读P1引脚上的 低4位信号。
7
3．通用I/O接口功能
当P0口作为通用I/O口使用，在CPU向端口输出数 据时，对应的控制信号为0，转换开关把输出级与锁 存器Q端接通，同时因与门3输出为0使V2截止，此时， 输出级是漏极开路电路。当写脉冲加在锁存器时钟 端CLK上时，与内部总线相连的D端数据取反后出现 在Q端，又经输出V1反相，在P0引脚上出现的数据 正好是内部总线的数据。当要从P0口输入数据时， 引脚信息仍经输入缓冲器进入内部总线。