计算机组成原理5
计算机组成原理 (5)

计算机组成原理姓名:[填空题]*1.指令系统中采用不同寻址方式的目的主要是()。
[单选题]A.实现存储程序和程序控制B.缩短指令长度,扩大寻址空间,提高编程灵活性(正确答案)C.可以直接访问外存D.提供扩展操作码的可能并降低指令译码难度2、立即寻址是指()o [单选题I*A.指令中直接给出操作数地址B.指令中直接给出操作数(正确答案)C.指令中间接给出操作数D.指令中间接给出操作数地址3、直接寻址是指()o [单选题]*A.指令中直接给出操作数地址(正确答案)B.指令中直接给出操作数C.指令中间接给出操作数D.指令中间接给出操作数地址4、间接寻址是指()o [单选题]*A.指令中直接给出操作数地址B.指令中直接给出操作数C.指令中间接给出操作数D.指令中间接给出操作数地址 15、变址寻址方式中,操作数的有效地址等于()o [单选题]*A.基址寄存器内容加上形式地址(位移量)B.堆栈指示器内容加上形式地址C.变址寄存器内容加上形式地址(正确答案)D.程序计数器内容加上形式地址6、基址寻址方式中,操作数的有效地址等于()o [单选题]*A.基址寄存器内容加上形式地址(偏移量)(正确答案)B.堆栈指示器内容加上形式地址C.变址寄存器内容加上形式地址D.程序计数器内容加上形式地址7、定点数补码加法具有两个特点:一是符号位();二是相加后最高位上的进位要舍去。
[单选题]*A.与数值位分别进行运算B.与数值位一起参与运算1正确答案)C.要舍去D.表示溢出8、长度相同但格式不同的2种浮点数,假设前者阶码长、尾数短,后者阶码短、尾数长,其他规定均相同,则它们可表示的数的范围和精度为()o [单选题]*A.两者可表示的数的范围和精度相同B.前者可表示的数的范围大但精度低(正确答案)C.后者可表示的数的范围大且精度高D.前者可表示的数的范围大且精度高9、在定点二进制运算器中,减法运算一般通过()来实现。
[单选题]*A.原码运算的二进制减法器B.补码运算的二进制减法器C.补码运算的十进制加法器D.补码运算的二进制加法器(正确答案)10、在机器数()中,零的表示形式是唯一的。
《计算机组成原理》5-指令系统

◆ CPU中设置程序计数器(PC)对指令的顺序号进行计 数。PC开始时存 放程序的首地址,每执行一条指令,PC 加”1”,指出下条指令的地址, 直到程序结束。
跳跃寻址 Leabharlann 转移指令指出AA22AA33
…
…
…
…
1111 1110 A2 A3
12 位操作码
1111 1111 0000 1111 1111 0001
AA33
…
…
…
…
1111 1111 1110 A3
16 位操作码
…
…
1111 1111 1111 0000 1111 1111 1111 0001 1111 1111 1111 1111
24
双字
28
双字(地址32)▲
32
双字
36
边界未对准
地址(十进制)
字( 地址2)
半字( 地址0)
0
字节( 地址7) 字节( 地址6)
字( 地址4)
4
半字( 地址10)
半字( 地址8)
8
5.2.2 数据类型
2、数据在计算机中存放方式
存储字长内部字节的次序
例: 12345678H如何存储? 12 34 56 78H
5.3.1指令寻址
指令寻址----计算指令有效地址的方法
指令地址
指令
指令地址寻址方式
PC +1
0 LDA
11 ADD 22 DEC 33 JMP
4 LDA
5 SUB 6 INC
77 STA 88 LDA
计算机组成原理第5章

指令格式
指令字:完整的一条指令的二进制表示 指令字长:指令字中二进制代码的位数
机器字长:计算机能直接处理的二进制数据的位数 指令字长(字节倍数)=0.5、1、2…个机器字长 定长指令字结构 vs. 变长指令字结构
7
确定指令系统的两种思路
从降低硬件系统构成的复杂程度、提高指令执行 的速度和并行性考虑,确定指令系统时有两种思路: RISC(Reduced Instruction Set Computer)
通常称为精简指令系统的计算机。提供数目较少、格式 与功能简单、运行高效的指令,追求的是计算机控制器实现 简单,运行高速,更容易在单块超大规模集成电路的芯片内 制做出来。指令并行性好。
逻辑与指令 逻辑或指令
XOR
NOT TEST
逻辑异或指令
逻辑非指令 测试指令
SHL(SHift logical Letf) 逻辑左移指令 SHR(SHift logical Right) 逻辑右移指令
ROL(Rotate Left ) 循环左移指令P58
ROR(Rotate Right) 循环右移指令P58 RCL(Rotate Left through Carry) 带进位循环左移 RCR(Rotate Right through Carry) 带进位循环左移
计算机组成原理第5章 中央处理器

19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为:1)取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时,计算 机操作由一系列指令周期组成,每个周期执行一条 机器指令,而每个指令周期又由若干个机器周期组 成,一种通常的办法是分解成取指、取操作数、执 行和中断,只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的,每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同,因而每条指令和每个微操作所需的执行时 间也不相同,这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式,就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系,可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令,其功能不同,其指令周 期长短也就可以不同。在系统中,通常不为指令周 期设置时间标志信号,因而也不将其作为时序的一 级。时序信号通常划分为三级,即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号,各部件 按自身固有的速度工作,通过应答方式进行联络, 常见的应答信号有准备好(READY)或等待( WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中,控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此, 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量,经组合逻 辑电路产生微命令序列;或形成相应的微程序地址, 通过执行微指令直接产生微命令序列。按照微命令 的产生方式,可将控制器分为组合逻辑控制器和微
计算机组成原理第五版课后答案

计算机组成原理第五版课后答案1. 比较数字计算机和模拟计算机的特点。
答: (1)模拟计算机的特点: 数值由连续量来表示, 运算过程也是连续的。
同时用电压表示数据, 采用电压组合和测量值的方式来进行计算, 以及盘上连线的控制方式。
数字计算机的主要特点:按位运算, 并且不连续地跳动计算。
用数字 0 和 1 表示数据, 采用数字计数的计算方式, 程序控制的控制方式。
数字计算机与模拟计算机相比, 精度高, 数据存储量大, 逻辑判断能力强。
2. 数字计算机如何分类?分类的依据是什么?答: 数字计算机可分为专用计算机和通用计算机, 是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
3. 数字计算机有哪些主要应用?答: 数字计算机的主要应用有: 科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。
4. 冯·诺依曼型计算机的主要设计思想是什么?它包括哪些主要组成部分?答: 冯·诺依曼型计算机的主要设计思想是: 采用存储程序的方式, 编制好的程序和数据存放在同一存储器中, 计算机可以在无人干预的情况下自动完成逐条取出指令和执行指令的任务;在机器内部, 指令和数据均以二进制码表示,指令在存储器中按执行顺序存放。
主要组成部分有: 运算器、逻辑器、存储器、输入设备和输出设备。
5. 什么是存储容量?什么是单元地址?什么是数据字?什么是指令字?答: (1)存储器所有存储单元的总数称为存储器的存储容量。
(2)每个存储单元都有编号, 称为单元地址。
(3)如果某字代表要处理的数据, 称为数据字。
(4)如果某字为一条指令, 称为指令字。
6. 什么是指令?什么是程序?答: 计算机硬件可直接执行的每一个基本的算术运算或逻辑运算操作称为一条指令, 而解算某一问题的一串指令序列, 称为程序。
7. 指令和数据均存放在内存中, 计算机如何区分它们是指令还是数据?答:取指周期中从内存读出的信息流是指令流, 它流向控制器;而在执行器周期中从内存读出的信息流是数据流, 它流向运算器。
国开电大计算机组成原理形考任务5参考答案

国开电大计算机组成原理形考任务5参考
答案
答案】:读出信息、写入信息、清除信息、转移信息
1.在以下设备中,CPU的寄存器具有最快的存取速度。
2.对于容量为1K×8位的SRAM芯片,最少需要引出20根线,包括电源和接地线。
3.Cache被添加到主存和CPU之间,其目的是解决两者之间的速度不匹配问题。
4.RAM芯片串联的目的是增加存储单元数量和存储器字长。
5.主存储器的特点是容量小、速度快、成本高。
6.虚拟存储器的目的是为用户提供比主存更大的逻辑编程空间。
7.静态存储器、动态存储器和高速缓存存储器在停电后会丢失存储的信息。
8.对主存储器的基本操作包括读出信息、写入信息、清除信息和转移信息。
计算机组成原理 第5章 输入输出系统

5.3
2. 按功能 选择的灵活性 分类
Intel 8255、 Intel 8251 不可编程接口 Intel 8212
3. 按 通用性 分类
通用接口
专用接口 中断接口 DMA 接口
Intel 8255、 Intel 8251 Intel 8279、 Intel 8275
CPU
响 应 中 断
启动 打印机
中 断 返 回
传送 数据 发 中 断 请 求 接收 数据 打印
发 中 断 请 求
准备
打印机
打印
空闲
接收 数据
三、程序中断方式的接口电路
1. 配置中断请求触发器和中断屏蔽触发器
中断请求
5.5
INTR
D
Q
INTR 中断请求触发器
MASK
来自 CPU 的 中断查询信号
1 &
3. 具有通道结构的阶段 4. 具有 I/O 处理机的阶段
二、输入输出系统的组成
1. I/O 软件
(1) I/O 指令 (2) 通道指令
5.1
CPU 指令的一部分 通道自身的指令
操作码 命令码 设备码
指出数组的首地址、传送字数、操作命令 如 IBM/370 通道指令为 64 位
2. I/O 硬件 设备+ 设备+ I/O 接口 设备控制器+ 通道
GB2312 由 16 位二进制位编码, 包含6763个汉字,
682个非汉字(标点符号, 日文假名及西文字母) 。 两字节表一个汉字, 排成94×94矩阵, 故称“区位码” 例:“中” 代码是 0101,0110,0101,0000(5650H)
计算机组成原理第五章答案

第5章习题参考答案1.请在括号内填入适当答案;在CPU 中:1保存当前正在执行的指令的寄存器是 IR ; 2保存当前正在执行的指令地址的寄存器是 AR3算术逻辑运算结果通常放在 DR 和 通用寄存器 ;2.参见图的数据通路;画出存数指令“STO Rl,R2”的指令周期流程图,其含义是将寄存器Rl 的内容传送至R2为地址的主存单元中;标出各微操作信号序列; 解:STO R1, R2的指令流程图及微操作信号序列如下:3.参见图的数据通路,画出取数指令“LAD R3,R0”的指令周期流程图,其含义是将R3为地址主存单元的内容取至寄存器R2中,标出各微操作控制信号序列; 解:LAD R3, R0的指令流程图及为操作信号序列如下:4.假设主脉冲源频率为10MHz,要求产生5个等间隔的节拍脉冲,试画出时序产生器的逻辑图; 解: 5.如果在一个CPU 周期中要产生3个节拍脉冲;T l =200ns,T 2=400ns,T 3=200ns,试画出时序产生器逻辑图;解:取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可;所以取时钟源提供的时钟周期为200ns,即,其频率为5MHz.;由于要输出3个节拍脉冲信号,而T 3的宽度为2个时钟周期,也就是一个节拍电位的时间是4个时钟周期,所以除了C 4外,还需要3个触发器——C l 、C 2、C 3;并令211C C T *=;321C C T *=;313C C T =,由此可画出逻辑电路图如下:6.假设某机器有80条指令,平均每条指令由4条微指令组成,其中有一条取指微指令是所有指令公用的;已知微指令长度为32位,请估算控制存储器容量; 解:80条指令,平均每条指令由4条微指令组成,其中有一条公用微指令,所以总微指令条数为80 4-1+1=241条微指令,每条微指令32位,所以控存容量为:24132位7.某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作;下表列出各条指令所要求的模式控制码,其中y 为二进制变量,φ为0或l 任选;2,S l ,C 的逻辑表达式;由表可列如下逻辑方程 M=GS 3=H+D+FS 2=A+B+D+H+E+F+G S 1=A+B+F+G C=H+D+Ey+Fy8.某机有8条微指令I1—I8,每条微指令所包含的微命令控制信号如下表所示;a—j分别对应10种不同性质的微命令信号;假设一条微指令的控制字段仅限为8位,请安10位控制字段,现控制字段仅限于8位,那么,为了压缩控制字段的长度,必须设法把一个微指令周期中的互斥性微命令组合在一个小组中,进行分组译码;经分析,e,f,h和b,i,j、或d,i,j和e,f,h、或g,b,j和i,f,h均是不可能同时出现的互斥信号,所以可将其通过2:4译码后输出三个微命令信号00表示该组所有的微命令均无效,而其余四个微命令信号用直接表示方式;因此可用下面的格式安排控制字段;e f h b i je f h d i jf h i bg j9μA8 = P1·IR6·T4μA7 = P1·IR5·T4μA6 = P2·C·T4其中μA8—μA6为微地址寄存器相应位,P1和P2为判别标志,C为进位标志,IR5和IR6为指令寄存器的相应位,T4为时钟周期信号;说明上述逻辑表达式的含义,画出微地址转移逻辑图;解:μA5=P3·IR5·T4μA4=P3·IR4·T4μA3=P1·IR3·T4μA2=P1·IR2·T4μA1=P1·IR1·T4μA0=P1·IR·T4+P2·C·T4用触发器强置端低有效修改,前5个表达式用“与非”门实现,最后1个用“与或非”门实现μA2、μA1、μA触发器的微地址转移逻辑图如下:其他略10.某计算机有如下部件,ALU,移位器,主存M,主存数据寄存器MDR,主存地址寄存器MAR,指令寄存器IR,通用寄存器R0R3,暂存器C和D;1请将各逻辑部件组成一个数据通路,并标明数据流动方向;2画出“ADD R1,R2”指令的指令周期流程图;解:1 设该系统为单总线结构,暂存器C和D用于ALU的输入端数据暂存,移位器作为ALU输出端的缓冲器,可对ALU的运算结果进行附加操作,则数据通路可设计如下:2 根据上面的数据通路,可画出“ADD R1,R2”设R1为目的寄存器的指令周期流程图如下:11.已知某机采用微程序控制方式,控存容量为51248位;微程序可在整个控存中实现转移,控制微程序转移的条件共4个,微指令采用水平型格式,后继微指令地址采用断定方式;请问;1微指令的三个字段分别应为多少位2画出对应这种微指令格式的微程序控制器逻辑框图;解:1 因为容量为51248位,所以下址字段需用9位,控制微程序转移的条件有4个,所以判别测试字段需4位或3位译码,因此操作控制字段的位数48-9-4=35位或48-9-3=36位2微程序控制器逻辑框图参见教材图12.今有4级流水线,分别完成取指、指令译码并取数、运算、送结果四步操作;今假设完成各步 操作的时间依次为100ns,100ns,80ns,50ns;请问; 1流水线的操作周期应设计为多少2若相邻两条指令发生数据相关,而且在硬件上不采取措施,那么第2条指令要推迟多少时间进行3如果在硬件设计上加以改进,至少需推迟多少时间 答:1 流水操作周期为max100,100,80,50=100ns2若相邻两条指令发生数据相关,而且在硬件上不采取措施,那么在第1条指令“送结果”步骤完成后,第2条指令的“取数”步骤才能开始,也就是说,第2条指令要推迟两个操作周期,即200ns 才能进行;3 如果在硬件设计上加以改进,采用定向传送的技术,则只要第1条指令完成“运算”的步骤,第2条指令就可以“取数”了,因此至少需推迟100ns;13.指令流水线有取指IF 、译码ID 、执行EX 、访存MEM 、写回寄存器堆WB 五个过程段,共有20条指令连续输入此流水线;1画出流水处理的时空图,假设时钟周期为100ns;2求流水线的实际吞吐率单位时间里执行完毕的指令数; 3求流水线的加速比; 解:1 流水处理的空图如下,其中每个流水操作周期为100ns :空间S I 1 I 2 I 15 I 16 I 17 I 18 I 19 I 20WB MEM EXIDIF123456192021222324时间T2 流水线的实际吞吐量:执行20条指令共用5+119=24个流水周期,共2400ns,所以实际吞吐率为:3 流水线的加速比为:设流水线操作周期为τ,则n指令串行经过k个过程段的时间为nkτ;而n条指令经过可并行的k段流水线时所需的时间为k+n-1τ;故20条指令经过5个过程段的加速比为:14.用时空图法证明流水计算机比非流水计算机具有更高的吞吐率;解:设流水计算机的指令流水线分为4个过程段:IF、ID、EX、WB,则流水计算机的时空图如下:空间S I1I2I3I4I5WBEXIDIF12345678时间T 非流水计算机的时空图:空间S I1I2WB EX ID IF1 2 3 4 5 6 7 8 时间T由图中可以看出,同样的8个操作周期内,流水计算机执行完了5条指令,而非流水计算机只执行完了2条指令;由此,可看出流水计算机比非流水计算机具有更高的吞吐率; 15.用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率; 证明:设流水计算机具有k 级流水线,每个操作周期的时间为,执行n 条指令的时间为:()τ⨯-+=1n k T ;吞吐率为:()τ⨯-+=11n k nH而非流水计算机,执行n 条指令的时间为:τ⨯⨯=k n T ;吞吐率为:τ⨯⨯=k n nH 2当n=1时,21H H =;当n>1时,21H H >,即:流水计算机具有更高的吞吐率;16.判断以下三组指令中各存在哪种类型的数据相关 1 I 1 LAD R1,A ; MA →R1,MA 是存储器单元 I 2 ADD R2,Rl ; R2+R1→R2 2 I 1 ADD R3,R4 ; R3+R4→R3 I 2 MUL R4,R5 ; R4R5→R43 I 1 LAD R6,B ; MB →R6,MB 是存储器单元I 2 MUL R6,R7 ; R6 R7→R6 解:1 I 1的运算结果应该先写入R 1,然后再在I 2中读取R 1的内容作为操作数,所以是发生RAW “写后读”相关2 WAR3 RAW 和WAW 两种相关17.参考图所示的超标量流水线结构模型,现有如下6条指令序列: I 1 LAD R1,B ; MB →R1,MB 是存储器单元 I 2 SUB R2,Rl ; R2-R1→R2 I 3 MUL R3,R4 ; R3R4→R3 I 4 ADD R4,R5 ; R4+R5→R4I 5 LAD R6,A ; MA →R6,MA 是存储器单元 I 6 ADD R6,R7 ; R6+R7→R6请画出:1按序发射按序完成各段推进情况图; 2按序发射按序完成的流水线时空图; 解:(1) 按序发射按序完成各段推进情况图如下仍设F 、D 段要求成对输入;F 、D 、W 段只需1个周期;加需要2个周期;乘需要3个周期;存/取数需要1个周期;执行部件内部有定向传送,结果生成即可使用:取指段译码段执行段取/存加法器乘法器写回段1234567891011时钟I1I2超标量流水线的时空图。
计算机组成原理第五章单元测试(含答案)

计算机组成原理第五章单元测试(含答案) 第五章指令系统测试1.在以下四种类型指令中,哪种指令的执行时间最长?(单选)A。
RR型指令B。
RS型指令C。
SS型指令D。
程序控制类指令2.程序控制类指令的功能是什么?(单选)A。
进行算术运算和逻辑运算B。
进行主存与CPU之间的数据传送C。
进行CPU和I/O设备之间的数据传送D。
改变程序执行的顺序3.单地址指令中,为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个常需采用的寻址方式是什么?(单选)A。
立即数寻址B。
寄存器寻址C。
隐含寻址D。
直接寻址4.以下哪个选项属于指令系统中采用不同寻址方式的目的?(单选)A。
为了实现软件的兼容和移植B。
缩短指令长度,扩大寻址空间,提高编程灵活性C。
为程序设计者提供更多、更灵活、更强大的指令D。
丰富指令功能并降低指令译码难度5.在寄存器间接寻址方式中,操作数存放在哪里?(单选)A。
通用寄存器B。
主存C。
数据缓冲寄存器MDRD。
指令寄存器6.指令采用跳跃寻址方式的主要作用是什么?(单选)A。
访问更大主存空间B。
实现程序的有条件、无条件转移C。
实现程序浮动D。
实现程序调用7.以下哪种寻址方式有利于缩短指令地址码长度?(单选)A。
寄存器寻址B。
隐含寻址C。
直接寻址D。
间接寻址8.假设某条指令的一个操作数采用寄存器间接寻址方式,假定指令中给出的寄存器编号为8,8号寄存器的内容为1200H,地址1200H中的内容为12FCH,地址12FCH中的内容为3888H,地址3888H中的内容为88F9H,则该操作数的有效地址是什么?(单选)A。
1200HB。
12FCHC。
3888HD。
88F9H9.假设某条指令的一个操作数采用寄存器间接寻址方式,假定指令中给出的寄存器编号为8,8号寄存器的内容为1200H,地址1200H中的内容为12FCH,地址12FCH中的内容为3888H,地址3888H中的内容为88F9H,则该操作数的值是什么?(单选)A。
计算机组成原理第五章(白中英版)PPT课件

取出CLA指令
算术逻辑单元
ALU
累加器AC
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
+ 1
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
指令译码器
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
15
2
第5章 中央处理器 计算机组成原理
5.1 CPU的组成和功能 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 微程序设计技术 5.6 硬布线控制器 5.7 传统CPU
5.8 流水CPU 5.9 RISC CPU 5.10 多媒体CPU 5.11 CPU性能评价
3
5.1 CPU的功能和组成
30 000 006 31 40
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
16
5.2.3 ADD指令的指令周期
一个CPU周期 一个CPU周期 一个CPU周期
取指令 开始 PC+1
执行加 操作
取下条指 令PC+1
对指令 译码
送操作 数地址
取出操 作数
取指令阶段
执行指令阶段
17
取出并执行ADD指令
☼ 第一章 计算机系统概论 ☼ 第二章 运算方法和运算器 ☼ 第三章 存储系统 ☼ 第四章 指令系统 ☼ 第五章 中央处理器 ☼ 第六章 总线系统 ☼ 第七章 外围设备 ☼ 第八章 输入输出系统 ☼ 第九章 并行组织
计算机组成原理第五章答案

可编辑ppt
8
16、判断以下三组指令中各存在哪种类型的数据相关?
① I1 LDA R1 , A ;M(A)R1 I2 ADD R2 , R1 ;(R2)+(R1)R2 写后读相关
② I3 ADD R3 , R4 ;(R3)+(R4)R3 I4 MUL R4 , R5 ;(R4) ×(R5) R4 读后写相关
第5章 中央处理机
2、参见图5.15的数据通路,画出存数指令STO R1,(R2) 的指令周期流程图,其含义是将寄存器R1的内容传送至 (R2)为地址的数存单元中。
指令 地址
数据单元 指令
数据 地址
数据
可编辑ppt
2
存数指令STO R1,(R2)
取指周期
执行周期
PC0 G (PC)AR ARi
R/W=1 (M)DR
③ I5 LDA R6 , B ;M(B)R6
写后写相关
I6 MUL R6 , R7 ;(R6) ×(R7) R6
可编辑ppt
9
微指令的数目为80×3+1=241条; 微指令字长为32/8=4字节; 故,控制存储器的容量为 241×4=964字节
该容量为控制存储器的最小容量。
可编辑பைடு நூலகம்pt
6
13、指令流水线有取指(IF)、译码(ID)、执行 (EX)、访存(MEM)、写回寄存器堆(WB) 五个过程段,共有20条指令连续输入此流水线。
DR0 G
(DR)IR
IRi
R20 (R2)AR G
ARi
R10 (R1)DR G
DRi
DRMM R/W=0
译码
可编辑ppt
3
3、参见图5.15的数据通路,画出取数指令LAD (R3), R0的指令周期流程图,其含义是将(R3)为地址数存 单元的内容取至寄存器R0中。
《计算机组成原理》第五章知识点

知识点1、输入输出系统的组成:I/O软件(I/O指令、通道指令)、I/O硬件2、I/O设备与主机的联系方式:I/O设备编址方式、设备寻址、传送方式、联络方式、I/O 设备与主机的连接方式(1)I/O设备编址方式:①统一编址:将I/O地址看做是存储器地址的一部分,用取数、存数指令②不统一编址:I/O地址和存储器地址是分开的,所有I/O设备的访问必须有专门的I/O指令(2)设备寻址可由I/O指令的设备码字段直接指出该设备的设备号。
通过接口电路中的设备选择电路,便可选中要交换信息的设备。
(3)传送方式:并行、串行(4)联络方式:①立即响应方式:用于一些工作速度十分缓慢的I/O设备②异步工作采用应答信号联络:用于I/O设备与主机工作速度不匹配时。
③同步工作采用同步时标联络:要求I/O设备与CPU工作的速度完全同步。
3、I/O设备与主机的连接方式(1)辐射式连接方式:要求每台I/O设备都有一套控制线路和一组信号线,因此所用器件和连线较多,对I/O设备的增删比较困难(2)总线连接方式:便于增删设备,被大多数现代计算机所采用4、I/O设备与主机信息传送的控制方式(1)程序查询方式:是由CPU通过程序不断查询I/O设为被是否已经做好准备,从而控制I/O设备与主机交换信息。
要求I/O接口内设置一个能反映I/O设备是否准备就绪的状态标记,CPU通过对此标记的检测,可得知I/O设备的准备情况,从而终止了原程序的执行。
CPU反复查询的过程犹如就地“踏步”。
(串行)CPU工作效率不高。
(2)程序中断方式:CPU在启动I/O设备后,不查询设备是否已经准备就绪,继续执行自身程序,只是当I/O设备准备就绪并向CPU提出中断请求后才予以响应,大大提高了淳朴的工作效率。
CPU执行程序与I/O设备做好准备是同时进行的,CPU资源得到了充分的利用。
(3)DMA方式(直接存储器存取方式:主存与I/O设备之间有一条数据通路,交换信息是,无须调用中断服务程序。
计算机组成原理第五版答案

计算机组成原理第五版答案计算机组成原理是计算机科学与技术专业的一门重要课程,它是培养学生对计算机硬件结构和工作原理的基本认识和理解的重要课程之一。
本文将针对计算机组成原理第五版中的一些问题进行解答,希望能够帮助学习者更好地理解和掌握这门课程的知识。
1. 什么是计算机组成原理?计算机组成原理是研究计算机硬件系统组成和工作原理的学科,它主要包括计算机的基本组成结构、指令系统、数据表示、运算单元、控制单元、存储器层次结构、输入输出系统等内容。
通过学习计算机组成原理,可以深入了解计算机内部的工作原理,为进一步学习计算机体系结构、操作系统、编译原理等课程打下坚实的基础。
2. 计算机的基本组成结构有哪些?计算机的基本组成结构包括中央处理器(CPU)、存储器、输入设备、输出设备和外部设备等部分。
其中,中央处理器是计算机的核心部件,它包括运算单元和控制单元,负责执行计算机程序的指令和控制计算机的运行。
存储器用于存储数据和程序,输入设备用于接收外部数据,输出设备用于向外部输出处理结果,外部设备用于与计算机进行数据交换。
3. 什么是指令系统?指令系统是计算机中用于控制和操作的一组机器指令的集合,它包括数据传输指令、算术运算指令、逻辑运算指令、控制转移指令等。
指令系统的设计和实现对计算机的性能和功能有着重要的影响,合理的指令系统可以提高计算机的运行效率和灵活性。
4. 计算机的数据表示有哪些方式?计算机的数据表示主要包括原码、反码、补码、浮点数表示等方式。
原码是最基本的数据表示方式,反码是原码的符号位不变,其余位取反,补码是在反码的基础上加1。
浮点数表示采用科学计数法表示实数,包括阶码和尾数两部分,可以表示很大或很小的数。
5. 存储器层次结构包括哪些层次?存储器层次结构包括寄存器、高速缓存、主存储器和辅助存储器等层次。
寄存器是CPU内部的存储器,速度最快,容量最小;高速缓存是CPU与主存之间的缓冲存储器,速度较快,容量较小;主存储器是计算机主要的存储器,速度适中,容量较大;辅助存储器是外部存储器,速度较慢,容量很大。
计算机组成原理第五章答案

31. 假设某设备向CPU传送信息的最高 频率是40K次/秒,而相应的中断处理程序其 执行时间为40s,试问该外设是否可用程序 中断方式与主机交换信息,为什么?
解:该设备向CPU传送信息的时间间隔 =1/40K=0.025×103=25s < 40s
则:该外设不能用程序中断方式与主机
交换信息,因为其中断处理程序的执行速度 比该外设的交换速度慢。
直接控制适用于结构极简单、速度极慢的 I/O设备,CPU直接控制外设处于某种状态而无须 联络信号。
同步方式采用统一的时标进行联络,适用于 CPU与I/O速度差不大,近距离传送的场合。
异步方式采用应答机制进行联络,适用于 CPU与I/O速度差较大、远距离传送的场合。
4. 试比较程序查询方式、程序中断方式和DMA方式 对CPU工作效率的影响。 答:
I/O数据送BR 或(BR)送I/O
就绪
数据传送:
响应, 停止CPU
让出
总线 (AR)送
访存
MM(MAR);
准备下 个数据
现 行 程
(AR)+1;R/W (BR)送MDR; WC减1;
序 等
B待
DMA请求就绪
I/O数据送BR
或(BR)送I/O C
D
CPU I/O
B D
现 行 程 序 等 待
DMAC
程序对I/O的控制包括了I/O准备和I/O传送两段时 间。由于I/O的工作速度比CPU低得多,因此程序 中要反复询问I/O的状态,造成“踏步等待”,严 重浪费了CPU的工作时间。
而程序中断方式虽然也是通过“程序”传送
数据,但程序仅对I/O传送阶段进行控制,I/O准 备阶段不需要CPU查询。故CPU此时照样可以运 行现行程序,与I/O并行工作,大大提高了CPU的 工作效率。
计算机组成原理第五章答案

10. 什么是I/O接口?它与端口有何区别?为 什么要设置I/O接口?I/O接口如何分类? 解: I/O接口一般指CPU和I/O设备间的连 接部件; I/O端口一般指I/O接口中的各种寄存器。 I/O接口和I/O端口是两个不同的概念。一 个接口中往往包含若干个端口,因此接口地址 往往包含有若干个端口地址。
若为输出,除数据传送方向相反以外,其他操作 与输入类似。工作过程如下: 1)CPU发I/O地址地址总线接口设备选择 器译码选中,发SEL信号开命令接收门; 2)输出: CPU通过输出指令(OUT)将数据放 入接口DBR中; 3)CPU发启动命令 D置0,B置1 接口向设 备发启动命令设备开始工作; 4)CPU等待,输出设备将数据从 DBR取走; 5)外设工作完成,完成信号接口 B置0,D 置 1; 6)准备就绪信号控制总线 CPU,CPU可通 过指令再次向接口DBR输出数据,进行第二次传送。
2. 简要说明CPU与I/O之间传递信息可采用 哪几种联络方式?它们分别用于什么场合? 答: CPU与I/O之间传递信息常采用三种联 络方式:直接控制(立即响应)、 同步、异步。 适用场合分别为: 直接控制适用于结构极简单、速度极慢的 I/O设备,CPU直接控制外设处于某种状态而无须 联络信号。 同步方式采用统一的时标进行联络,适用于 CPU与I/O速度差不大,近距离传送的场合。 异步方式采用应答机制进行联络,适用于 CPU与I/O速度差较大、远距离传送的场合。
启动
I/O准备 就绪
DMA请求
数据传送: 响应, 让出一个 MM周期
现行程序
准备下 个数据
现行程序 A
DMA请求 总线请求
就绪
D
B
CPU
DMAC
C
I/O
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
4.地址寄存器(AR)
• 地址寄存器用来保存当前CPU所访问的内 存单元的地址 • 由于在内存和CPU之间存在着操作速度上 的差别,所以必须使用地址寄存器来保持 地址信息,直到内存的读/写操作完成为止
13
5.通用寄存器(R0-R3)
• 其功能是:当运算器的算术逻辑单元(ALU) 执行算术或逻辑U运算的结果信息
第5章 中央处理器
5.1 CPU的功能和组成 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 × 5.5 微程序设计技术 5.6 硬连线控制器 5.7 流水CPU 5.8 RISC CPU 5.9 多媒体CPU 5.10 CPU性能评价
1
5.1 CPU的功能和组成
5.1.1 CPU的功能 5.1.2 CPU的基本组成 5.1.3 CPU中的主要寄存器 5.1.4 操作控制器与时序产生器
6
•
运算器
– – – –
1. 2.
由算术逻辑单元(ALU)、累加寄存器、数据缓冲寄 存器和状态条件寄存器组成 是数据加工处理部件 运算器接受控制器的命令而进行动作,是执行部件 运算器有两个主要功能:
执行所有的算术运算 执行所有的逻辑运算,并进行逻辑测试
7
5.1.3 CPU中的主要寄存器
1.数据缓冲寄存器(DR)
– 第一种称为硬布线控制器,它是采用时序逻 辑技术来实现的; – 第二种称为微程序控制器,它是采用存储逻 辑来实现的;
– 第三种是前两种方式的组合
17
• 操作控制器产生的控制信号必须定时,还 必须有时序产生器 • 时序产生器的作用,就是对各种操作实施 时间上的控制
18
5.2 指令周期
5.2.1 指令周期的基本概念 × 5.2.2 CLA指令的指令周期 × 5.2.3 ADD指令的指令周期
× 5.2.4 STA指令的指令周期
× 5.2.5 NOP指令和JMP指令的指令周期 5.2.6 用方框图语言表示指令周期
19
5.2.1 指令周期的基本概念
• 取指令-执行指令序列
– CPU从存放程序的内存里取出一条指令并执行这条指令;紧接着 又是取指令,执行指令……,如此周而复始,构成了一个封闭的 循环 – 除非遇到停机指令,否则这个循环将一直继续下去 – 其过程如P160图5.2所示
• 通常把许多寄存器之间传送信息的通路称 为数据通路 • 在各寄存器之间建立数据通路的任务,是 由称为操作控制器的部件来完成的 • 操作控制器的功能,就是根据指令操作码 和时序信号,产生各种操作控制信号,以 便正确地建立数据通路,从而完成取指令 和执行指令的控制
16
• 根据设计方法不同,操作控制器可分为时 序逻辑型、存储逻辑型、时序逻辑与存储 逻辑结合型三种
20
• 指令周期
– CPU每取出并执行一条指令,都要完成一系 列的操作,这一系列操作所需的时间通常叫 做一个指令周期
– 指令周期是取出并执行一条指令的时间
– 各种指令的指令周期是不尽相同的
21
• CPU周期
– 指令周期常常用若干个CPU周期数来表示 – CPU周期也称为机器周期 – 由于CPU内部的操作速度较快,而CPU访问 一次内存所花的时间较长,因此通常用内存读 取一条指令字的最短时间来规定CPU周期
• 当执行一条指令时,先把它从内存取到缓冲寄存 器中,然后再传送至指令寄存器
• 为了执行任何给定的指令,必须对操作码进行测 试,以便识别所要求的操作,指令译码器就是做 这项工作的
• 操作码一经译码后,即可向操作控制器发出具体 操作的特定信号
11
3.程序计数器(PC)
• 通常又称为指令计数器 • 在程序开始执行前,PC的内容即是从内存 提取的第一条指令的地址 • 当执行指令时,CPU将自动修改PC的内容, 以便使其保持的总是将要执行的下一条指 令的地址
– 这些寄存器用来暂存一个计算机字 – 根据需要,可以扩充其数目
9
1.数据缓冲寄存器(DR)
• 数据缓冲寄存器用来暂时存放由内存储器 读出的一条指令或一个数据字 • 反之,当向内存存入一条指令或一个数据 字时,也暂时将它们存放在数据缓冲寄存 器中
10
2.指令寄存器(IR)
• 指令寄存器用来保存当前正在执行的一条指令
14
6.状态条件寄存器(PSW)
• 状态条件寄存器保存由算术指令和逻辑指 令运行或测试的结果建立的各种条件码内 容,这些标志位通常分别由 1位触发器保存 • 状态条件寄存器还保存中断和系统工作状 态等信息 • 因此,状态条件寄存器是一个由各种状态 条件标志拼凑而成的寄存器
15
5.1.4 操作控制器与时序产生器
• CPU由运算器、cache和控制 器三大部分组成 • CPU模型:
– P128图5.1
5
•
控制器
– – –
1. 2. 3.
由程序计数器、指令寄存器、指令译码器、时序产 生器和操作控制器组成 完成协调和指挥整个计算机系统的操作 控制器的主要功能有:
从内存中取出一条指令,并指出下一条指令在内存中的位置 对指令进行译码或测试,并产生相应的操作控制信号,以便 启动规定的动作 指挥并控制CPU、内存和输入/输出设备之间数据流动的方向
2.指令寄存器(IR)
3.程序计数器(PC)
4.地址寄存器(AR)
5.通用寄存器(R0-R3) 6.状态条件寄存器(PSW)
8
• 在CPU中至少要有六类寄存器:
• 指令寄存器(IR) • 程序计数器(PC)
• 地址寄存器(AR)
• 数据缓冲寄存器(DR) • 通用寄存器(R0-R3) • 状态条件寄存器(PSW)
– 操作控制
• CPU管理并产生由内存取出的每条指令的操作信号, 把各种操作信号送往相应的部件,从而控制这些部 件按指令的要求进行动作
– 时间控制
• 对各种操作实施时间上的定时,称为时间控制
– 数据加工
• 数据加工就是对数据进行算术运算和逻辑运算处理 • 完成数据的加工处理,是CPU的根本任务
4
5.1.2 CPU的基本组成
2
5.1.1 CPU的功能
• 一旦把程序装入内存储器,就可 以由计算机来自动完成取出指令 和执行指令的任务
• 专门用来完成此项工作的计算机 部件称为中央处理器,通常简称 CPU
3
• CPU具有如下四方面的基本功能:
– 指令控制
• 程序的顺序控制,称为指令控制 • 保证机器按顺序执行程序是CPU的首要任务