数字电路第五章锁存器和触发器

≥1
&
S
Q3
Q
S 1S
Q
G1 G3
使能信号控制门电路
2、工作原 理
E=0： 状态不变
E=1： Q3 = S Q4 = R R
G4
G2
& Q4 ≥1
Q
状态发生变化。
S=0，R=0：Qn+1 =Qn
E
S=1，R=0：Qn+1 =1
≥1
&
Q
S=0，R=1：Qn+1 =0
S
Q3 G1
G3
S=1，R=1：Qn+1= Ф
例 运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。
+5V
R
t0
vO
t1
vO
+5V
t0
t1
t
+5V 100k
S
A S
B
100k R +5V
12≥70 4 H C T 0 Q
S
R ≥
Q
2. 逻辑门控SR锁存器
电路结构 简单SR锁存器 国标逻辑符号
R
G4
G2
& Q4 ≥1
Q
E
R 1R
Q
E E1
5 锁存器和触发器
5.1 双稳态存储单元电路 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能
2、锁存器与触发器
共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行 保持。一个锁存器或触发器能存储一位二进制码。
不同点：
锁存器--- 对脉冲电平敏感的存储
电路，在特定输入脉冲电平作用下 E
电路，在特定输入脉冲电平作用下 E
改变状态。
E
触发器--- 对脉冲边沿敏感的存储电 路，在时钟脉冲的上升沿或下降沿 CP
的变化瞬间改变状态。
CP
5.1 双稳态存储单元电路
5.1.1 双稳态的概念
介稳态
稳态 0
稳态
G1
1
Q
G2
1
Q
5.1.2 双稳态存储单元电路
1. 电路结构
G1
1
Q
G2
1
Q
反馈 电路有两个互补的输出端 Q端的状态定义为电路输出状态。
G1
1
QD
C C
TG C
E
TG
Q
1
Q
G3 C G4 G2
Q
E1
1C
3. D锁存器的动态特性
锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
5.1 双稳态存储单元电路
5.1.1 双稳态的概念 5.1.2 双稳态存储单元电路
2、锁存器与触发器
共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行 保持。一个锁存器或触发器能存储一位二进制码。
不同点：
锁存器--- 对脉冲电平敏感的存储
G2
Q VO 2
υO1(=υI2) e
稳态点
(Qd =1) G
G c
介稳态
点
a
b
稳态点
0
( Q=0)
图中两个非门的传输特性υI1( =υO 2)
5.2 锁存器
5.2.1 SR 锁存器 5.2.1 D 锁存器
5.2 锁存器
5.2.1 SR 锁存器
1. 基本SR锁存器
G1
R
≥1
Q
G2
≥1
S
Q
+VDD
门的延迟时间无法确定，使得触发器 最终稳定状态也不能确定。 约束条件: SR = 0
3）工作波形
S
置1
R
置0
Q
Q
4）用与非门构成的基本SR锁存器
、
a.电路图
b.功能表
c.国标逻辑符号
S
≥1
Q
RS Q Q
S
1 1 不变 不变
S
Q
10 1 0
≥1
R
Q
RR
01 0 1
Q
0 0 1 不定
约束条件: S +R = 0
逻辑门控SR锁存器的E、S、R的波形如下图虚线上边所示， 锁存器的原始状态为Q = 0，试画出Q3、Q4、Q和Q 的波形。
R
G4
G2
& Q4 ≥1
E
≥1 &
S
Q3
G1
G3
1
2
3
4
E
S
Q
R
Q3
Q
Q4
Q
Q
5.2.2 D 锁存器
1. 逻辑门控D锁存器
逻辑电路图
R
G4 & Q4
G2
E
≥1 Q
G5 1
≥1
&
Q
D S
Q3 G1 G3
国标逻辑符号
D 1D
Q
E E1
Q
逻辑功能
R= S G4
& Q4
G2
E
≥1
G5 1
≥1 & Q3
D
S = D G3
G1
E=0 不变
E=1 D=0
D=1
D锁存器的功能表
ED Q Q
功能
Q
0
×
不 变
不变
保持
Q
10 0 1
置0
11 1 0
置1
S =0 R=1 S =1 R=0
Q=0 Q=1
2. 传输门控D锁存器
(a) 电路结构
C
G1
D
TG1
C1
C C
TG2 C
1
G3 C G4 G2
E
1
1
C
(b) E=1时
TG 1导通， TG 2断开
Q
Q=D
G1
D
1
Q
TG
TG
Q
1
Q
G2
(c) E=0时
TG 2导通， TG 1断开 Q 不变
D TG
G1
1
Q
TG
1
Q
G2
(c) 工作波形
C D TG TG
2、数字逻辑分析
如Q=1
——电路具有记忆1位二进制数据的功能。 如Q=0
G1
VI
0
1
1
VO 1 Q 1 1
G1
VI
1
1
1
VO1 Q 0 0
11 VI 2
G2
Q0 VO 2
01 VI2
G2
Q1 VO 2
3. 模拟特性分析 ? O1 = ? I2 ? I1 = ? O2
பைடு நூலகம்
G1
VI1 1
VO 1 Q
1 VI2
0
Q
1
若初态 Q n = 0
R=0、S=1 置1
无论初态Q n为0或1，锁存器的次态为为1态。 信号消失 后新的状态将被记忆下来。
0 G1
R
≥1
11
Q
0 G1
R
≥1
01
Q
G2 ≥1 S
1
Q
0
若初态 Q n = 1
G2 ≥1 S
1
Q
00
若初态 Q n = 0
R=1 、 S=0 置0
无论初态Q n为0或1，锁存器的次态为0态。 信号消失后 新的状态将被记忆下来。
1 G1
R
≥1
10
Q
1 G1
R
≥1
00
Q
G2 ≥1 S
0
Q
1
若初态 Q n = 1
G2 ≥1 S
0
Q
11
若初态 Q n = 0
S=1 、 R=1 状态不确定
无论初态Q n为0或1，触发器的次态 Qn 、Qn 都为0 。
1 G1
R
≥1
G2 ≥1 S
1
0
Q
Q
0
触发器的输出既不是0态，也不是1态
当S、R 同时回到0时，由于两个与非
或非门
或非门
G1
G2
Q T1 T4 Q
T3 R
T6 S
T2 T5
初态：R、S信号作用前Q端的 次态：R、S信号作用后Q端的
状态，初态用Q n表示。
状态次态用Q n+1表示。
1) 工作原理 R=0、S=0
状态不变
R
0
G1 ≥1
11
Q
R
0 G1
≥1
00
Q
G2
≥1
S
0
Q0
若初态 Q n = 1
G2 ≥1 S
改变状态。
E
触发器--- 对脉冲边沿敏感的存储电 路，在时钟脉冲的上升沿或下降沿 CP
的变化瞬间改变状态。
CP
教学基本要求
1、掌握锁存器、触发器的电路结构和 工作原理
2、熟练掌握 SR触发器、 JK触发器、 D触
发器及T 触发器的逻辑功能 3、正确理解锁存器、触发器的动态特
性
概述
1、时序逻辑电路与锁存器、触发器： 时序逻辑电路: 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不 仅与该当前的输入信号有关，而且与此前电路的状态有关。 结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。