PCIE接口的设计与应用
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
5.PCIE 接口的初始化
见初始化程序
6.PCIE 接口的数据传输及其带宽测试
1.PCIE概述
链路层
交换层信息包（Transaction Layer Packets,TLPs），
按32位循环冗余校验码CRC）进行数据保护； 采用Ack and Nak signaling协议的信息包： TLPs能通过 LCRC校验和连续性校验的称为Ack（命令正确应答）；没有 通过校验的称为Nak（没有应答）。
EMIF16
TMS320C6678 (@1GHz) Hyper
link
DSP1
Configuration
Clock
256MB DDR3 SDRAM
DDR3-800
EMAC Switch
PCIE
FPGA
2x@2.5Gbps Control Bus
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
3.C6000 DSP的PCIe硬件接口设计
C66x PCIe接口简介
符合PCIE规范2.0标准
； 支持Root Complex (RC) and End Point (EP)两 种模式 支持Gen1 (2.5 Gbps) and Gen2 (5.0 Gbps) ； 只能作为1个1x或者2x端口使用； 支持32bits或者64bits地址空间； 输出包最大有效字节数为128B，输入最大256B；
4.PCIE 地址空间的配置
PCIe地址与DSP内部地址之间的转换
4.PCIE 地址空间的配置
PCIe出口地址转换
4.PCIE 地址空间的配置
PCIe出口地址转换
举例
4.PCIE 地址空间的配置
PCIe入口地址转换
4.PCIE 地址空间的配置
PCIe入口地址转换
举例
主要内容
3.C6000 DSP的PCIe硬件接口设计
C66X PCIe外设结构
3.C6000 DSP的PCIe硬件接口设计
C66x PCIe管脚与互联
3.C6000 DSP的PCIe硬件接口设计
基于 PCIe互联的5 C6678板卡
DSP3
EMAC Switch 16MB NOR Flash EMIF16 PCIE 2x@2.5Gbps PCIE
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
8 基于SRIO互联的系统实例
图像处理子系统—实物照片
8 基于SRIO互联的系统实例
图像处理子系统—原理框图
DSP3
EMAC Switch 16MB NOR Flash EMIF16 PCIE 2x@2.5Gbps PCIE
DSP5
EMAC Switch EMIF16 16MB NOR Flash
TMS320C6678 (@1GHz)
Hyper link
TMS320C6678 (@1GHz)
PCIE接口的设计与应用
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
1.PCIE概述
PCI Express ,采用高速串行的物理层，沿用了现 有的PCI编程概念及通讯标准，只需修改物理层 而无须修改软件就可将现有PCI系统转换为 PCIe。 ；
DSP5
EMAC Switch EMIF16 16MB NOR Flash
TMS320C6678 (@1GHz)
Hyper link
TMS320C6678 (@1GHz)
256MB DDR3 SDRAM
DDR3-800
SRIO 1x@3.125Gps
SRIO
Hyper link
DDR3-800
256MB DDR3 SDRAM
SRIO
1x@3.125Gps
SRIO
Hyper link EMIF16 16MB NOR Flash
TMS320C6678 (@1GHz)
DDR3-800 EMAC Switch PCIE 2x@2.5Gbps 1x@3.125Gps
TMS320C6678 (@1GHz)
PCIE EMAC Switch DDR3-800
Bridge
PLX:
PEX 8112 PEX 8114 USB 2380 OXPCIe952
PCIe to PCI PCIe to PCI-X PCIe to USB PCIe to UARTs
IDT：TSI721
PCIE <->SRIO
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
数据链接层信息包（Data Link Layer Packet,DLLP）
两个互连设备的交换层之间的流控制信息和实现电源管理功能。
1.PCIE概述
交换层
Split Transactions &credit-based flow control
1.PCIE概述
基于PCIE互联的PC结构
1.PCIE概述
256MB DDR3 SDRAM
DDR3-800
SRIO 1x@3.125Gps
SRIO
Hyper link
DDR3-800
256MB DDR3 SDRAM
4x@6.25Gbps 1x@3.125Gps 1x@3.125Gps
1x@3.125Gps
4x@6.25Gbps
Hyper link 16MB NOR Flash EMIF16
256MB DDR3 SDRAM
256MB DDR3 SDRAM
DSP2
DSP4
SRIO
Power
16MB NOR Flash
EMIF16
TMS320C6678 (@1GHz) Hyper
liBaidu Nhomakorabeak
DSP1
Configuration
Clock
256MB DDR3 SDRAM
DDR3-800
EMAC Switch
PCIE
FPGA
2x@2.5Gbps Control Bus
预处理子系统—原理框图
支持PCIE的器件
处理器
TI: C66X Xilinx：V5，V6，SP6等； Freescale：PPC
Switch
PLX:PEX 8749,PEX 8696, PEX 8548等 IDT：89H12NT12G2, 89H48H12G2等
1.PCIE概述
支持PCIE接口的器件
1.PCIE概述
PCI Express 与PCI 2.3，PCI-X的比较：
1.PCIE概述
PCI Express协议组成：
会话层， 数据交换层 物理层
1.PCIE概述
物理层
1x,2x,4x,8x,16x,32x，8B/10B编码 每个1x为两对差分线，1收1发，全双工 PCIe设备之间的链接将使用两设备中较少通道数的作 为标准 PCIe卡能在同一数据传输通道内传输包括中断在内的 全部控制信息
DDR3-800 EMAC Switch PCIE 2x@2.5Gbps 1x@3.125Gps
TMS320C6678 (@1GHz)
PCIE EMAC Switch DDR3-800
256MB DDR3 SDRAM
256MB DDR3 SDRAM
DSP2
DSP4
SRIO
Power
16MB NOR Flash
4x@6.25Gbps 1x@3.125Gps 1x@3.125Gps
1x@3.125Gps
4x@6.25Gbps
Hyper link 16MB NOR Flash EMIF16
SRIO
1x@3.125Gps
SRIO
Hyper link EMIF16 16MB NOR Flash
TMS320C6678 (@1GHz)
2.PCIE与SRIO的比较（特点）
2.PCIE与SRIO的比较（系统性能）
2.PCIE与SRIO的比较（可扩展性1）
2.PCIE与SRIO的比较（可扩展性2）
2.PCIE与SRIO的比较（错误处理1）
2.PCIE与SRIO的比较（错误处理2）
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
5.PCIE 接口的初始化
见初始化程序
6.PCIE 接口的数据传输及其带宽测试
1.PCIE概述
链路层
交换层信息包（Transaction Layer Packets,TLPs），
按32位循环冗余校验码CRC）进行数据保护； 采用Ack and Nak signaling协议的信息包： TLPs能通过 LCRC校验和连续性校验的称为Ack（命令正确应答）；没有 通过校验的称为Nak（没有应答）。
EMIF16
TMS320C6678 (@1GHz) Hyper
link
DSP1
Configuration
Clock
256MB DDR3 SDRAM
DDR3-800
EMAC Switch
PCIE
FPGA
2x@2.5Gbps Control Bus
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
3.C6000 DSP的PCIe硬件接口设计
C66x PCIe接口简介
符合PCIE规范2.0标准
； 支持Root Complex (RC) and End Point (EP)两 种模式 支持Gen1 (2.5 Gbps) and Gen2 (5.0 Gbps) ； 只能作为1个1x或者2x端口使用； 支持32bits或者64bits地址空间； 输出包最大有效字节数为128B，输入最大256B；
4.PCIE 地址空间的配置
PCIe地址与DSP内部地址之间的转换
4.PCIE 地址空间的配置
PCIe出口地址转换
4.PCIE 地址空间的配置
PCIe出口地址转换
举例
4.PCIE 地址空间的配置
PCIe入口地址转换
4.PCIE 地址空间的配置
PCIe入口地址转换
举例
主要内容
3.C6000 DSP的PCIe硬件接口设计
C66X PCIe外设结构
3.C6000 DSP的PCIe硬件接口设计
C66x PCIe管脚与互联
3.C6000 DSP的PCIe硬件接口设计
基于 PCIe互联的5 C6678板卡
DSP3
EMAC Switch 16MB NOR Flash EMIF16 PCIE 2x@2.5Gbps PCIE
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
8 基于SRIO互联的系统实例
图像处理子系统—实物照片
8 基于SRIO互联的系统实例
图像处理子系统—原理框图
DSP3
EMAC Switch 16MB NOR Flash EMIF16 PCIE 2x@2.5Gbps PCIE
DSP5
EMAC Switch EMIF16 16MB NOR Flash
TMS320C6678 (@1GHz)
Hyper link
TMS320C6678 (@1GHz)
PCIE接口的设计与应用
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
1.PCIE概述
PCI Express ,采用高速串行的物理层，沿用了现 有的PCI编程概念及通讯标准，只需修改物理层 而无须修改软件就可将现有PCI系统转换为 PCIe。 ；
DSP5
EMAC Switch EMIF16 16MB NOR Flash
TMS320C6678 (@1GHz)
Hyper link
TMS320C6678 (@1GHz)
256MB DDR3 SDRAM
DDR3-800
SRIO 1x@3.125Gps
SRIO
Hyper link
DDR3-800
256MB DDR3 SDRAM
SRIO
1x@3.125Gps
SRIO
Hyper link EMIF16 16MB NOR Flash
TMS320C6678 (@1GHz)
DDR3-800 EMAC Switch PCIE 2x@2.5Gbps 1x@3.125Gps
TMS320C6678 (@1GHz)
PCIE EMAC Switch DDR3-800
Bridge
PLX:
PEX 8112 PEX 8114 USB 2380 OXPCIe952
PCIe to PCI PCIe to PCI-X PCIe to USB PCIe to UARTs
IDT：TSI721
PCIE <->SRIO
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
数据链接层信息包（Data Link Layer Packet,DLLP）
两个互连设备的交换层之间的流控制信息和实现电源管理功能。
1.PCIE概述
交换层
Split Transactions &credit-based flow control
1.PCIE概述
基于PCIE互联的PC结构
1.PCIE概述
256MB DDR3 SDRAM
DDR3-800
SRIO 1x@3.125Gps
SRIO
Hyper link
DDR3-800
256MB DDR3 SDRAM
4x@6.25Gbps 1x@3.125Gps 1x@3.125Gps
1x@3.125Gps
4x@6.25Gbps
Hyper link 16MB NOR Flash EMIF16
256MB DDR3 SDRAM
256MB DDR3 SDRAM
DSP2
DSP4
SRIO
Power
16MB NOR Flash
EMIF16
TMS320C6678 (@1GHz) Hyper
liBaidu Nhomakorabeak
DSP1
Configuration
Clock
256MB DDR3 SDRAM
DDR3-800
EMAC Switch
PCIE
FPGA
2x@2.5Gbps Control Bus
预处理子系统—原理框图
支持PCIE的器件
处理器
TI: C66X Xilinx：V5，V6，SP6等； Freescale：PPC
Switch
PLX:PEX 8749,PEX 8696, PEX 8548等 IDT：89H12NT12G2, 89H48H12G2等
1.PCIE概述
支持PCIE接口的器件
1.PCIE概述
PCI Express 与PCI 2.3，PCI-X的比较：
1.PCIE概述
PCI Express协议组成：
会话层， 数据交换层 物理层
1.PCIE概述
物理层
1x,2x,4x,8x,16x,32x，8B/10B编码 每个1x为两对差分线，1收1发，全双工 PCIe设备之间的链接将使用两设备中较少通道数的作 为标准 PCIe卡能在同一数据传输通道内传输包括中断在内的 全部控制信息
DDR3-800 EMAC Switch PCIE 2x@2.5Gbps 1x@3.125Gps
TMS320C6678 (@1GHz)
PCIE EMAC Switch DDR3-800
256MB DDR3 SDRAM
256MB DDR3 SDRAM
DSP2
DSP4
SRIO
Power
16MB NOR Flash
4x@6.25Gbps 1x@3.125Gps 1x@3.125Gps
1x@3.125Gps
4x@6.25Gbps
Hyper link 16MB NOR Flash EMIF16
SRIO
1x@3.125Gps
SRIO
Hyper link EMIF16 16MB NOR Flash
TMS320C6678 (@1GHz)
2.PCIE与SRIO的比较（特点）
2.PCIE与SRIO的比较（系统性能）
2.PCIE与SRIO的比较（可扩展性1）
2.PCIE与SRIO的比较（可扩展性2）
2.PCIE与SRIO的比较（错误处理1）
2.PCIE与SRIO的比较（错误处理2）
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例