应用于超宽带收发机的多相时钟生成器的设计

应用于超宽带收发机的多相时钟生成器的设计

刘小峰;刘铛;李宇根;王志华

【期刊名称】《微电子学与计算机》

【年(卷),期】2016(33)11

【摘要】设计了一款用于超宽带(UWB)收发机的多相位基带时钟生成器.该时钟生成器通过分析锁相环(PLL)和延时锁定环(DLL)结构的共性,提出了一种全匹配的压控振荡器/压控延时线(VCO/VCDL)双模可配置结构,使时钟生成器可以分别在PLL/DLL两种模式下工作,为UWB收发机提供2GHz 10相位的基带时钟信号.该电路基于TSMC 65nm CMOS工艺设计实现,有效面积为0.03mm2.根据测试结果,PLL模式工作时输出相位噪声为-85.04dBc/Hz@1 MHz,参考杂散功率为-46.89dBc.供电电压为1V时,电路总功耗约为2.1mW.

【总页数】5页(P87-90)

【关键词】超宽带收发机;多相时钟生成;锁相环;延时锁定环;双模可配置

【作者】刘小峰;刘铛;李宇根;王志华

【作者单位】清华大学微电子学研究所

【正文语种】中文

【中图分类】TN402

【相关文献】

1.基于多相滤波的宽带数字接收机二次变频设计 [J], 曾斌;龙慧敏

2.应用于成像技术的宽带毫米波收发链路设计 [J], 谷蔷;姜济群;赵宇姣

3.一种多相信道化宽带数字接收机的FPGA设计实现 [J], 邓益群;张友益;徐朝阳

4.宽带多通道微波收发信机的本振源设计应用分析 [J], 李健

5.采用0.25μmCMOS工艺、适用于LVDS驱动器的高性能多相时钟生成器的设计[J], 陈钰;洪志良;朱江

因版权原因，仅展示原文概要，查看原文内容请购买