高速信号测试基础知识(去加重-预加重)要点

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

BER
KRONE公司定义 10E-12误码率称为零误码率,零误码率意味着每十万 亿个比特中产生的误码小于1个。
常用规范要求:
1000Base-T网络制定的可接受得最高限度误码率是10E-10;
SAS 可接受的最高限度误码率是10E-12;
PCIe 可接受的最高限度误码率是10E-12; QPI 可接受的最高限度误码率是10E-12。
高速信号测试基础知识
李华 2012-7
目录
高速串行信号LVDC 抖动的分析
1
2 3 4 5
眼图的说明
其它 PCIe信号测试实例
测试内容
.信号完整性测试内容. - 阻抗的测试 - 波形的测试 - 时序的测试 - 电源的测试 - 均衡,预加重 - 误码率BER
.测试能帮我们做什么. - 验证我们的硬件设计是否符合设计要求 - 验证我们的信号质量是否达到设计要求 - 验证仿真结果和实测结果的一致性. - 发现问题 - 区分问题时硬件设计问题还是器件的原因. - 问题是否是布局布线,端接阻抗,走线,串扰等原因.
Single Run,点击Start开始测试。
Pcie测试步骤
实测pcie_5G信号结果
USB信号测试结果
谢谢!
眼图测试的作用
1. 眼图测量既迅速又容易. 2. 提供更深次的诊断信息. 3. 眼图可以显示数字信号的整体品质. 4. 能够进行子系统和组件分析; 5.能够反映链路上传输的所有数字信号的整体 信息. 6.眼高不能太低:会导致数据误判。 7.眼图不能太高:1)导致EMI。2)导致器件 功耗过大
什么是模板
1. 眼图.
眼图的说明
眼图已成为信号完整性和兼容性测试的基石之一,对于不同工 业标准的数字传输信号的验证测试和兼容性测试来说,眼图是规 范测量. (1)眼图张开的宽度决定了接收波形可以不受串扰影响而抽样 再生的时间间隔。显然,最佳抽样时刻应选在眼睛张开最大的时 刻。 (2)眼图斜边的斜率表示系统对定时抖动(或误差)的灵敏度 ,斜边越陡,系统对定时抖动越敏感。 (3)眼图左(右)角阴影部分的水平宽度表示信号零点的变化 范围,称为零点失真量,在许多接收设备中,定时信息是由信号 零点位置来提取的,对于这种设备零点失真量很重要。 (4)在取样时刻,阴影区的垂直宽度表示最大信号失真量。 (5)在取样时刻,上、下两阴影区间隔的一半是最小噪声容 限,噪声瞬时值超过它就有可能发生错误判决。
Bathtub曲线
源自文库
预加重 pre-emphasis
为便于信号的传输,而对某些频谱分量的幅值相对于其他分量的幅值预 先有意予以增强的措施. 信号传输线表现出来的是低通滤波器特性,传输过程中信号的高频成 分衰减大,低频成分衰减小,预加重技术的思想就是在传输新的始端增强信 号的高频成分,以补偿高频分量在传输过程中的过大衰减.信号的高频分量 主要出现在信号的上升沿和下降沿处,预加重技术就是增强信号上升沿和 下降沿的幅度.
去加重 de-emphasis
去加重技术的思想跟预加重技术有点类似,只是实现方法有点不同, 预加重是增加信号上升沿和下降沿处的幅度,其它地方幅度不变;而去加 重是保持信号上升沿和下降沿处的幅度不变,其他地方信号减弱。
去加重补偿后的信号摆渡比预加重补偿后的信号摆幅小,眼图高度低 ,功耗小,EMC辐射小。
如果将被测信号输入示波器,并且当示波器的触发时钟和被 测信号同步时,在示波器上显示的图形很象人的眼睛,因此被 称为眼图。
眼图生成原理
1. 眼图.
眼图生成原理
1. 眼图是一系列数字信号在示波器上累积而显示的图形. 所以,眼图特征是采用统计的方式. 2. 通过示波器内置的硬件时钟恢复进行时钟恢复. 3. 以时钟沿为触发条件捕获数据的各比特位的信息. 4. 以时钟沿为参考将所有的比特位叠加形成眼图.
均衡器
前面介绍的预加重和去加重能很好的补偿信号在传输过程中的损耗, 改善信号质量,但是预加重和去加重技术也存在一些缺陷,比如当线路上存 在串扰时,预加重和去加重会将高频串扰分量放大,增大串扰的危害。为了 弥补预加重和去加重技术的缺陷,后来就出现了均衡技术。 跟预加重和去加重不同,均衡技术在信号的接收端使用,它的特性相当于一 个高通滤波器,
串行传输的基本框图
1.由硬件上数据线路的减少到速度越来越高. 2. 包含数据和时钟. 3. 电压越来越低. 250--450mv 4. LVDS是由电流驱动,恒定3.5mA. 则 3.5mAX100欧=350mv
串行传输的基本框图
如上图,由Parallel-Serial Converter ;Transmitter ; Recever ; Serial-Parallel 四大部分组成. LVDS : 其低压幅和低电流驱动输出实现了低噪声和低功耗。 LVDS: Low Voltage Differential Singaling
目录
高速串行信号LVDC 抖动的分析
1
2 3 4 5
眼图的说明
其它 PCIe信号测试实例
BER
在数字电路系统中,发送端发送出多个比特的数据,由于多种因素 的影响,接收端可能会接收到一些错误的比特(即误码)。错误的比特数 与总的比特数之比称为误码率,即Bit Error Ratio,简称BER。误码率是描述 数字电路系统性能的最重要的参数。是衡量数据在规定时间内数据传输的 精确性的指标。 误比特率=错误比特数/传输总比特数 误码率是最常用的数据通信传输质量指标。它表示传输质量的方式是 “在多少位数据中出现一位差错”。举例来说,如果在一万位数据中出现 一位差错,即误码率为万分之一,即10E-4。 IEEE802.3规定最坏情况的误码率是10E-10。在这种条件下,出现的 误码不会降低网络的性能,因为所有的网络软硬件都按这个要求建立。因 此,这个条件下出现的噪音将不足以改变接收端的比特值,不会造成误码.
目录
高速串行信号LVDC 抖动的分析
1
2 3 4 5
眼图的说明
其它 PCIe信号测试实例
什么是抖动
抖动的成因
抖动的组成
随机抖动RJ
确定性抖动DJ
周期性抖动
占空比失真DCD
码间干扰ISI
目录
高速串行信号LVDC 抖动的分析
1
2 3 4 5
眼图的说明
其它 PCIe信号测试实例
眼图的形成过程示例

目录
高速串行信号LVDC 抖动的分析
1
2 3 4 5
眼图的说明
其它 PCIe信号测试实例
PCIe信号的测试
测试准备:
16G以上带宽示波器;
TCA_SMA转换头; 高速测试线缆-PCIe;
测试夹具CLB。
测试软件RT-eye
PCIe测试过程
测试步骤:
择Analyze->RT-Eye Compliance and Analysis启动软件,点击Run Wizard进入导航界面;或者选择Measurements->Wizard进入导航界面; Step 1中选择探头类型,使用SMA线缆选择Single-Ended ; Step 2选择信号通道,一般高速串行信号单端连接,选择Ch1和Ch3 ; Step 3选择PCIe信号速率,根据实际选择PCIE:2.5G或5.0G; Step 4选择测试项目,一般默认全选; Step 5选择默认Yes ; Step 6选择默认Yes; Step 7选择测试结果显示图像内容,选择默认全部; 观察示波器捕捉信号,确认正常后,保持示波器Run状态,Mode为
传输信号幅度的变化
一般,当信号幅度减小时,噪音裕度相应也降低,然而,LVDS就不是这种情 况,因为是差分信号,这2根线上共有的噪音将会被抑制掉.这是差分信号的 好处.
LVDS
速度 :信号的转换时间就是你能达到的速度极限.更高的信号摆幅将需花更长 的时间才能完成转换。一个提高速度的办法就是缩短转换时间,但由于噪 音,串扰和功率方面的原因,那是不现实的. 为了提高速度,LVDS通过降低信号摆幅来加快转换过程,更短的转换时间,并不 会增加串扰,EMI和功耗. 一般来说,这减小了噪音裕度,但LVDS利用其差分 传输方式来解决问题,信噪比得到大大提高. 上图中在相同的dv/dt条件下,速度提高了7X以上.
相关文档
最新文档