EMI-EMC设计(二)磁通量最小化的概念

合集下载

磁阻最小原理

磁阻最小原理

磁阻最小原理
磁阻最小原理是指在磁路中,当磁通量达到最小值时,磁阻也达到最小值的原理。

在磁路中,磁阻是磁路中各种磁阻因素(如铁芯、空气隙等)对磁通的阻碍程度的总和,磁通量是磁路中单位面积上的磁通量。

根据磁阻最小原理,磁通量的路径应该选择磁阻最小的路径,这样就能够使得磁路的磁阻最小,从而提高磁路的磁导率,提高磁路的传磁能力。

在实际应用中,磁阻最小原理对于磁路设计和磁路优化起着至关重要的作用。

在设计磁路时,需要选择合适的磁路材料和结构,以尽量减小磁路中的磁阻,提高磁路的传磁效果。

同时,在磁路的优化过程中,也需要根据磁阻最小原理对磁路进行调整和改进,以达到磁路传磁效果的最佳状态。

磁阻最小原理的应用不仅局限于磁路设计领域,同时也可以在电机、变压器、传感器等磁性器件的设计中得到应用。

在电机设计中,通过优化磁路结构和选择合适的磁路材料,可以减小磁阻,提高电机的效率和性能;在变压器设计中,也可以根据磁阻最小原理来选择合适的磁路结构和材料,以提高变压器的能效;在传感器设计中,磁阻最小原理可以帮助设计师选择合适的磁路结构和材料,以提高传感器的灵敏度和稳定性。

总之,磁阻最小原理是磁路设计和优化中的重要原则,它可以指导工程师在设计磁路时选择合适的材料和结构,以提高磁路的传磁效果。

同时,磁阻最小原理也对磁性器件的设计和性能提升起着重要作用,可以帮助设计师充分发挥磁性器件的性能,满足不同领域对磁性器件的需求。

因此,在磁路设计和磁性器件设计中,工程师需要充分理解和应用磁阻最小原理,以提高产品的性能和竞争力。

EMC 的定义

EMC 的定义

EMC 的定義EMC:為Electro Magnetic Compatibility 的省略語,通常又翻成電磁相容性。

在IEC(國際電氣標會議)的定義中為(對任何的東西而言,不給其無法容許的電磁干擾波,且在電磁環境中還需能具有滿足其功能的機器,裝置或系統的能力。

而EMC又等於EMI+EMS (EMI為Electro-Magnatic Interference的省略語,為電磁干擾的意思) EMC 定義的電磁干擾源,以及後半段的電磁干擾環境,都可以稱之為電磁雜訊,或以NOISE 來稱之。

EMC的組織:IEC:國際電工標準會議,它函蓋全部的電機,電子技術,而以制定國際標準規格為目地,設立於1904年,現在於45 國家有帶表。

由於對象非常的廣,因此在獨立的專長領域中,共有83個TC(Technical Committee)技術委員會。

目前在TC中和EMC有關關者,為TC77和CISPR(International Special Committee on Radio Interference:國際無線電干擾特別委員會。

)1.TC77:針對EMC的問題,以基本的規格,及通用規格為中心,審議規格的制定及修定。

再者如電源高頻規格般,也針對低頻的制品類或製品規格的審議制定或修定。

TC77下又區分為SC77A和SC77B的分科委員會。

SC77A處理9KHZ以下的低頻EMC問題,SC77B則處理超理超過9KHz的高頻EMC問題。

2.CISPR:就各種製品類的個別規格併同其有關測試,進行規格的制定和修定。

CISPR的規格的制定作業,由7個SC(Sub-committee:分科委員會AG)及其下屬組織WG(Working group:工做組)擔任。

例如:SC G中有三個WG個別擔任下列的工做WG1:ITE的EMIWG2:有關通信線的EMIWG3:ITE的Immunity在IEC的IC,其後面會附加數字,但CISPR中則無。

什么是EMI EMC EMS

什么是EMI EMC EMS

什么是EMI、EMS和EMC EMI(Electro Magnetic Interference)直译是电磁干扰。

这是合成词,我们应该分别考虑"电磁"和"干扰"。

所谓"干扰",指设备受到干扰后性能降低以及对设备产生干扰的干扰源这二层意思。

第一层意思如雷电使收音机产生杂音,摩托车在附近行驶后电视画面出现雪花,拿起电话后听到无线电声音等,这些可以简称其为与"BC I""TV I""Tel I",这些缩写中都有相同的"I"(干扰)(BC:广播)那么EMI标准和EMI检测是EMI的哪部分呢?理所当然是第二层含义,即干扰源,也包括受到干扰之前的电磁能量。

其次是"电磁"。

电荷如果静止,称为静电。

当不同的电位向一致移动时,便发生了静电放电,产生电流,电流周围产生磁场。

如果电流的方向和大小持续不断变化就产生了电磁波。

电以各种状态存在,我们把这些所有状态统称为电磁。

所以EMI标准和EMI检测是确定所处理的电的状态,决定如何检测,如何评价。

EMS(Electro Magnetic Susceptibility)直译是"电磁敏感度"。

其意是指由于电磁能量造成性能下降的容易程度。

为通俗易懂,我们将电子设备比喻为人,将电磁能量比做感冒病毒,敏感度就是是否易患感冒。

如果不易患感冒,说明免疫力强,也就是英语单词Immunity,即抗电磁干扰性强。

EMC(Electro Magnetic Compatibility)直译是"电磁兼容性"。

意指设备所产生的电磁能量既不对其它设备产生干扰,也不受其他设备的电磁能量干扰的能力。

EMC这个术语有其非常广的含义。

如同盲人摸象,你摸到的与实际还有很大区别。

特别是与设计意图相反的电磁现象,都应看成是EMC问题。

1.4-磁通量最小化

1.4-磁通量最小化

磁通量最小化在探討「EMI是如何在PCB內產生」之前,必須先明白「磁通線是如何在傳輸線中產生」的基本機制,因為後者是前者的一個基本概念。

磁通線是一電流流經一個固定或變動的阻抗所產生的。

在一個網路中的阻抗,永遠都存在於走線、元件的銲線、通孔(via)……等。

如果磁通線有存在於PCB內,根據Maaxwell 方程式,射頻能量的各種傳送路徑也一定存在。

這些傳送途徑可能是經過自由空間輻射出去,或經過纜線的相互連接傳導出去。

為了消除PCB內的射頻電流,必須先介紹「磁通量消除(flux cancellation)」或「磁通量最小化(flux minimization)」的概念。

因為磁通線在傳輸線中,以逆時鐘方向運行,如果我們使射頻回傳路徑,平行且鄰近於來源端的走線,在回傳路徑(逆時鐘方向的場)上的磁通線,與來源端的路徑(順時鐘方向的場)做比較,它們的方向是相反的。

當我們將順時鐘方向的場和逆時鐘方向的場相互組合時,可以產生消除的效果。

如果在來源端和回傳路徑之間,不需要的磁通線能夠被消除或減至最少,則輻射或傳導的射頻電流就不會存在,除非是在走線的極小邊界上。

消除磁通量的概念很簡單,但是在進行消除或最小化設計時,必須注意一些陷阱和容易疏忽的地方。

因為一個小失誤,可能會引起許多額外的錯誤,造成EMC工程師更多偵錯和除錯的負擔。

最簡單的磁通量消除法,是使用「鏡射平面(image plane)」。

不管PCB佈線是設計的多麼好,磁場和電場都永遠存在。

但是,如果我們消除了磁通線,則EMI就不存在。

就是那麼簡單!在設計PCB佈線時,要如何消除磁通線呢?目前有許多技巧可供參考,但是它們不是全部都和消除磁通線有直接關係,簡述其中的一些技巧如下:多層板具有正確的多層設置(stackup assignment)和阻抗控制。

將時脈走線(clock trace)繞到回傳路徑接地平面(多層PCB)、接地網格(ground grid)的附近,單側和雙側板可以使用接地走線,或安全走線(guard trace)。

emi设计规则

emi设计规则

emi设计规则
EMI设计规则是一套用于指导电磁兼容(EMI)设计的行业标准,该标准由电子电气制造业协会(EIA)于2004年颁布。

EMI设计规则旨在提高电子装置的可靠性,并防止设备间的电磁干扰(EMI)。

EMI设计规则的总体目的是为电子设备的制造者和用户提供技术支持,以确保符合国家电磁兼容监督管理机构(EMCC)的规定。

它指出了设备制造者和使用者应遵守的行为准则,以及他们应使用的电磁兼容(EMI)技术,以确保该设备在运行过程中不受周围电磁环境的干扰,从而保证正常运行。

EMI设计规则涉及多个方面,重点讨论了以下几点:
1.磁兼容法规:首先,EMI设计规则阐述了有关电磁兼容(EMI)的法规,并简要介绍了国家(或测量标准单位)有关EMI的要求,包括衡量电磁兼容性的相关标准,以及测量的方法、设备和技术要求等。

2.容性设计原则:EMI设计规则还介绍了有关基于电磁兼容(EMI)原则的设计原则,包括设计用于电磁兼容性(EMC)评估的测试方法、设计方法、EMC部件和EMI故障检查。

3.件规范:EMI设计规则还介绍了用于改进EMI部件设计的具体指导方针,包括信号束的特定技术、EMI部件的设计、电缆的连接技术、屏蔽技术、滤波技术等。

4.试技术:最后,EMI设计规则还介绍了测试技术,并介绍了EMI 测试设备的选择、校准程序、EMI测量方法和功能和EMI测试报告的准备等技术要求。

因此,EMI设计规则是用于指导电磁兼容(EMI)设计的行业标准,涵盖了多个方面,包括电磁兼容法规、兼容性设计原则、部件规范以及测试技术等,旨在提高设备的可靠性并防止设备间的电磁干扰(EMI),为制造商和用户提供有效的技术支持。

Allegro学习笔记之5——层叠

Allegro学习笔记之5——层叠

平面,必须接地或接至 0V 参考点。为了移除多余的射频电压和涡流,所有接地 和底座平面可以透过一个低阻抗的接地电路,连接至底座的接地点。
图 1 具有一个很小的回路面积的 PCB 布线
可靠的返回路径应该和信号路径平行且靠近。只有这样,信号路径和返回路 径产生的磁力线才会最大程度地相互抵消,因为两者方向相反,这就是磁通最小 化原理,如图 2 所示,图 2 (a)所示的回路面积比图 2 (b)所示的小。回路产 生的磁通量也比较小。它向周围产生的辐射较少。在周围其他信号线上产生的串 扰也较少。最坏的设计就是返回路径出现断裂,甚至根本没有为信号路径提供返 回路径;而最好也是最简单的设计就是上面提到的采用参考平面(镜像层) 。
EMI/EMC 设计讲座( 一)PCB 被动组件的隐藏特性解析
EMI/EMC 设计讲座( 二)磁通量最小化的概念
EMI/EMC 设计讲座( 三)传导式 EMI 的测量技术
EMI/EMC 设计讲座( 四)印刷电路板的映像平面
EMI/EMC 设计讲座( 五)映像平面的分割与隔离
EMI/EMC 设计讲座( 六)多层通孔和分离平面的概念
方案 2:缺陷 � 电源、地相距过远,电源平面阻抗过大 � 电源、地平面由于元件焊盘等影响,极不完整 � 由于参考面不完整,信号阻抗不连续 方案 3: 同方案 1 类似,适用于主要器件在 BOTTOM 布局或关键信号在底层布线 的情况。 6 层板
方案 3:减少了一个信号层,多了一个内电层,虽然可供布线的层面减少了,但 是该方案解决了方案 1 和方案 2 共有的缺陷。 优点: � 电源层和地线层紧密耦合。 � 每个信号层都与内电层直接相邻,与其他信号层均有有效的隔离,不易 发生串扰。 � Siganl_2 (Inner_2 )和两个内电层 GND(Inner_1 )和 POWER(In n er_3)相邻,可以用来 传输高速信号。两个内电层可以有效地屏蔽外界对 Siganl_2 (Inner_2 )层的干扰和 Siganl_2 (Inner_2 )对外界的干扰。 方案 1:采用了 4 层信号层和 2 层内部电源/接地层,具有较多的信号层,有利 于元器件之间的布线工作。 缺陷: � 电源层和地线层分隔较远,没有充分耦合。 � 信号层 Siganl_2(Inner_2 )和 Siganl_3 (Inner_3 )直接相邻,信号隔 离性不好,容易发 生串扰。 8 层板

结构方面的EMC和EMI设计知识

结构方面的EMC和EMI设计知识

结构方面的EMC/EMI设计
壳 体 焊 片
此 端 螺 母 锁 紧 接 地 柱
1-1
结构方面的EMC/EMI设计 1.2 屏蔽体的缝隙和开孔处理。 典型值:λ /20。λ 为频段中最高频率电磁波波长。 缝隙的长度和开孔的直径应小于λ /20,最好小于λ /100。 通风孔直径采用小圆孔,典型值Φ3。Φ3孔阵的打孔金属板在1GHz时,屏蔽效 能在20dB左右。 缝隙处理。机箱至少是两个零件的组合体,盒体和盖板。而盒体和盖板之间一般 情况下需要经常拆卸,不可能用焊接完全密封。要取得良好的屏蔽效能,必 须使盒体和盖板间的接触电阻减至最小。 开孔处理 机箱内设备功率较大时,通常需要布置通风孔,进行通风散热。 通常做法为: a、在不影响散热的情况下,通风孔应尽量小(典型值Φ3)。 b、通风孔位置应尽量远离干扰源。 4、显示窗和屏的处理。
结构方面的EMC/EMI设计

• • • • • •

为了进一步隔绝外电源电网对系统的干扰,在设计中可以选用DC/DC功率变 化模块作为产品的直流电源的转换和配置,该模块采用将外电源网与内部电 源进行隔离的结构,因而此电源对输入电网波动具有很强适应性能,且具有 相当的抗干扰能力。 为提高高频段的滤波性能,同时也充分考虑到结构和工艺上的合理性及批产 的可制造性,对使用穿芯电容的可以按照方式进行分析研究,选用符合技术 标准的电磁兼容型接插件,在信号滤波技术方面可以采取的措施主要有: a、在所有的输入信号接口均采用单电容型滤波结构; b、在所有的输入输出接口与系统均采用光电耦合隔离措施。 c、为防止输入、输出信号线引起的干扰信号串入主机,在所有的插口引线根 部均串入具有吸收静电脉冲能力的EMI吸收磁环。 在低成本方面应用较多的就是铁氧体磁环的使用。 铁氧体磁环又称吸收磁环,亦可以称之为共模扼流圈。它可以衰减较高频同 时让较低频几乎无阻碍地通过。它吸收所在线路上的高频干扰信号,但却不 会在系统中产生新的零极点,不会破坏系统的稳定性。它与电源滤波器配合 使用,可很好的补充滤波器高频端性能的不足,改善系统中滤波特性。 磁环的匝数选择。将整束电缆穿过一个铁氧体磁环就构成了一个共模扼流圈 ,根据需要,也可以将电缆在磁环上面绕几匝。匝数越多,对频率较低的干

PCB工程师试题-附答案

PCB工程师试题-附答案

PCB工程师试题-附答案(某公司招聘试题)一.填空1.PCB上的互连线按类型可分为_微带线_和带状线2引起串扰的两个因素是_容性耦合和_感性耦合3.EMI的三要素:发射源传导途径敏感接收端4.1OZ铜的厚度是1.4 MIL5.信号在PCB(Er为4)带状线中的速度为:6inch/ns6.PCB的表面处理方式有:喷锡,沉银,沉金等7.信号沿50欧姆阻抗线传播.遇到一阻抗突变点.此处阻抗为75欧姆.则在此处的信号反身系数为_(0.2)8.按IPC标准.PTH孔径公差为: +/-3mil NPTH孔径公差为:+/-2mil9.1mm宽的互连线(1OZ铜厚)可以承载1 A电流10.差分信号线布线的基本原则:等距,等长11.在高频PCB设计中,信号走线成为电路的一部分,在高于500MHz频率的情况下,走线具有电阻、电容、电感特性。

12.最高的EMI频率也称为EMI发射带宽,它是信号上升时间而不是信号频率的函数。

(注释:计算EMI发射带宽公式为f=0.35/tr式中f-频率(GHZ); tr-信号上升时间或下降时间(10%~90%的上升或下降区间的时间)ns).13.大多数天线的长度等于某一特定频率的λ/4或λ/2(λ为波长)。

因此在EMC 规范中,不容许导线或走线在某一特定频率的λ/20以下工作,因为这会使它突然变成一根高效能的天线,电感和电容会造成谐振。

14.铁氧体磁珠可以看作一个电感并联一个电阻。

在低频时,电阻被电感短路,电流流向电感;在高频时,电感的高感抗迫使电流流向电阻。

在高频时,使用铁氧体磁珠代替电感器。

15.布局布线的最佳准则是磁通量最小化。

二.判断1.PCB上的互连线就是传输线. (x)2.PCB的介电常数越大.阻抗越大.(X)3.降底PP介质的厚度可以减小串扰.(X )4.信号线跨平面时阻抗会发生变化.(Y)5.差分信号不需要参考回路平面.(X)6.回流焊应用于插件零件.波峰焊应用于贴片零件.(X)7.高频信号的回路是沿着源端与终端两点距离最短路径返回.(X)B2.0差分的阻抗是100欧姆.(X.印象中是90)9.PCB板材参数中TG的含义是分解温度.(X.Tg为高耐热性.)10信号电流在高频时会集中在导线的表面.(Y)三选择1影响阻抗的因素有(A D)A.线宽B.线长C.介电常数D.PP厚度E.绿油2减小串扰的方法(BCDE)A.增加PP厚度B.3W原则(注释:走线间距是走线宽度的2倍)C.保持回路完整性;D.相邻层走线正交E.减小平行走线长度3.哪些是PCB板材的基本参数(A C D)A.介电常数B.损耗因子C.厚度'D.耐热性E.吸水性4.EMI扫描显示在125MHZ点频率超标.则这一现象可能由下面哪个频率引起的(B.A有点像,但倍频与B差得太远了A.12.5MHZB.25MHZC.32MHZD.64MHZ5.PCB制作时不需要下面哪些文件(B D )A.silkcreenB.pastmaskC.soldermaskD.assembly6.根据IPC标准.板翘应<= (C)A.0.5%B.0.7%C.0.8%D.1%7.哪些因素会影响到PCB的价格(A B Cd)A.表面处理方式B.最小线宽线距8 C.VIA的孔径大小及数量D.板层数8.导网表时出现如下错误:ERROR:Canot find device file for'CN-MINPCI-126'原因可能是(A)A.封装名有错B.封装PIN与原理图PIN对应有误C.库里缺少此封装的PADD.零件库里没有此封装四.术语解释微带线(Microstrip):指得是只有一边具有参考平面的PCB走线。

EMC和EMI

EMC和EMI

EMI吸收磁环/磁珠专用于电源线、信号线等多股线缆上的EMI干扰抑制,包括电源线上的噪声和尖峰干扰,它同时具有吸EMI吸收磁环收静电脉冲能力,使电子设备达到电磁兼容(EMI/EMC)和静电放电的相应国际标准,使用时可将一根多芯电缆或一束多股线缆穿于其中。

多穿一次可加强其效果。

通常用25MHz和100MHz频率点的阻抗值来衡量磁环磁珠的吸收特性。

目录展开编辑本段一、EMC定义电磁兼容性(Electromagnetic Compatibility)缩写EMC,就是指某电子设备既不干扰其它设备,同时也不受其它设备的影响。

电磁兼容性和我们所熟悉的安全性一样,是产品质量最重要的指标之一。

安全性涉及人身和财产,而电磁兼容性则涉及人身和环境保护。

编辑本段二、EMI定义电磁波会与电子元件作用,产生干扰现象,称为EMI(Electromagnetic Interference)。

例如,TV荧光屏上常见的“雪花”便表示接受到的讯号被干扰。

编辑本段三、EMC设计原则EMC设计应是任何电子器件和系统综合设计的一部分。

它远比试图使产品达到EMC的其他方法更节约成本。

EMC的主要设计技术包括:电磁屏蔽方法、电路的滤波技术,以及包括应特别注意的接地元件搭接的接地设计。

3.1、良好的电气和机械设计原则的应用首先,优秀的EMC设计的基础是良好的电气和机械设计原则的应用。

这其中包括可靠性考虑,比如在可接受的容限内设计规范的满足,好的组装方法以及各种正在开发的测试技术。

一般来说,驱动当今电子设备的装置要安装在PCB上。

这些装置由具有潜在干扰源以及对电磁能量敏感的元件和电路构成。

因此,PCB EMC设计是EMC设计中的下一个最重要的问题。

有源元件的位置、印制线的走线、阻抗的匹配、接地的设计以及电路的滤波均应在EMC设计时加以考虑。

一些PCB元件还需要进行屏蔽。

3.2、内部电缆的连接再次,内部电缆一般用来连接PCB或其他内部子组件。

因此,包括走线方法和屏蔽的内部电缆EMC设计对于任何给定器件的整体EMC来说是十分重要的。

EMIEMC

EMIEMC

EMIEMC小知识: EMI Electro Magnet Interfer 电磁干扰共模电感( Common mode Choke 也叫共模扼流圈,常用于电脑的开关电源中过滤共模的电磁干扰信号。

板卡设计中,共模电感也是起EMI 滤波的作用,用于抑制高速信号线产生的电磁波向外辐射发射。

计算机内部的主板上混合了各种高频电路、数字电路和模拟电路,工作时会产生大量高频电磁波互相干扰,这就是 EMI EMI 还会通过主板布线或外接线缆向外发射,造成电磁辐射污染,不但影响其他电子设备正常工作,还对人体有害。

PC 板卡上的芯片在工作过程中既是一个电磁干扰对象,也是一个电磁干扰源。

总的来说,可以把这些电磁干扰分成两类:串模干扰( 差模干扰 ) 与共模干扰 ( 接地干扰 ) 以主板上的两条 PCB 走线 ( 连接主板各元件的导线) 为例,所谓串模干扰,指的两条走线之间的干扰;而共模干扰则是两条走线和 PCB 地线之间的电位差引起的干扰。

串模干扰电流作用于两条信号线间,其传导方向与波形和信号电流一致;共模干扰电流作用在信号线路和地线之间,干扰电流在两条信号线上各流过二分之一且同向,并以地线为公共回路 .如果板卡产生的共模电流不经过衰减过滤 ( 尤其是像 USB 和 IEEE 1394 接口这种高速接口走线上的共模电流 ) 那么共模干扰电流就很容易通过接口数据线产生电磁辐射—线缆中因共模电流而产生的共模辐射。

美国FCC 国际无线电干扰特别委员会的CISPR22 以及我国的GB9254 等标准规范等都对信息技术设备通信端口的共模传导干扰和辐射发射有相关的限制要求。

为了消除信号线上输入的干扰信号及感应的各种干扰,必须合理安排滤波电路来过滤共模和串模的干扰,共模电感就是滤波电路中的一个组成部分。

共模电感实质上是一个双向滤波器:一方面要滤除信号线上共模电磁干扰,另一方面又要抑制本身不向外发出电磁干扰,避免影响同一电磁环境下其他电子设备的正常工作。

EMI-EMC设计(二)磁通量最小化的概念

EMI-EMC设计(二)磁通量最小化的概念

在PCB 中,会产生EMI的原因很多,例如:射频电流、共模准位、接地回路、阻抗不匹配、磁通量……等。

为了掌握EMI,我们需要逐步理解这些原因和它们的影响。

虽然,我们可以直接从电磁理论中,学到造成EMI现象的数学根据,但是,这是一条很辛苦、很漫长的道路。

对一般工程师而言,简单而清楚的描述更是重要。

本文将探讨,在PCB上「电的来源」、Maxwell方程式的应用、磁通量最小化的概念。

电的来源与磁的来源相反,电的来源是以时变的电双极(electric dipole)来建立模型。

这表示有两个分开的、极性相反的、时变的点电荷(point charges)互为相邻。

双极的两端包含着电荷的变化。

此电荷的变化,是因为电流在双极的全部长度内,不断地流动而造成的。

利用振荡器输出讯号去驱动一个没有终端的(unterminated)天线,此种电路是可以用来代表电的来源。

但是,此电路无法套用低频的电路原理来做解释。

不考虑此电路中的讯号之有限传播速度(这是依据非磁性材料的介电常数而定),反正射频电流会在此电路产生。

这是因为传播速度是有限的,不是无限的。

此假设是:导线在所有点上,都包含相同的电压,并且此电路在任何一点上,瞬间都是均衡的。

这种电的来源所产生的电磁场,是四个变量的函数:1回路中的电流振幅:电磁场和在双极中流动的电流量成正比。

2双极的极性和测量装置的关系:与磁来源一样,双极的极性必须和测量装置的天线之极性相同。

3双极的大小:电磁场和电流组件的长度成正比,不过,其走线长度必须只有波长的部份大。

双极越大,在天线端所测量到的频率就越低。

对特定的大小而言,此天线会在特定的频率下共振。

4距离:电场和磁场彼此相关。

两者的强度和距离成正比。

在远场(far field),其行为和回路源(磁的来源)类似,会出现一个电磁平面波。

当靠近「点源(point source)」时,电场和磁场与距离的相依性增加。

近场(near field)(磁和电的成份)和远场的关系,如附图一所示。

EMI

EMI

3. SE 算式最后一项是校正因子B,其计算公式为: B=20lg[-exp(-2t/σ)]
此式仅适用于近磁场环境并且吸收损耗小于10dB 的情况。由于屏 蔽物吸收效率不高,其内部的再反射会使穿过屏蔽层另一面的能量增加, 所以校正因子是个负数,表示屏蔽效率的下降情况。
也就是说,我们想抑制住EMI,必须提高屏蔽效率,那么,屏蔽材料的选 择也变得很重要了.只有如金属和铁之类导磁率高的材料才能在极低频 率下达到较高屏蔽效率。这些材料的导磁率会随着频率增加而降低,另 外如果初始磁场较强也会使导磁率降低,还有就是采用机械方法将屏蔽 罩作成规定形状同样会降低导磁率。
EMI 的控制措施 屏蔽:电场屏蔽、磁场屏蔽、电磁场屏蔽 滤波 接地
1. 屏蔽
屏蔽能够有效的抑制通过空间传播的电磁干扰。采用 屏蔽的目的有两个,一个是限制内部的辐射电磁能量外泄 出控制区域,另一个就是防止外来的辐射电磁能量入内部 控制区。按照屏蔽的机理,我们可以将屏蔽分为电场屏蔽、 磁场屏蔽、和电磁场屏蔽。
屏蔽罩的设计要点
• 波长决定孔隙的大小: 波长决定孔隙的大小:
设计屏蔽罩的困难在于制造过程中不可避免会产生孔隙,而且设备运行过程中还会 需要用到这些孔隙。制造、面板连线、通风口、外部监测窗口以及面板安装组件等都需 要在屏蔽罩上打孔,从而大大降低了屏蔽性能。尽管沟槽和缝隙不可避免,但在屏蔽设 计中对与电路工作频率波长有关的沟槽长度作仔细考虑是很有好处的。 任一频率电磁波的波长为: 波长(λ)=光速(C)/频率(Hz) 当缝隙长度为波长(截止频率)的一半时,RF 波开始以20dB/10 倍频(1/10 截止频率)或 6dB/2 倍频(1/2 截止频率)的速率衰减。通常RF 发射频率越高衰减越严重,因为它的波长 越短。当涉及到最高频率时,必须要考虑可能会出现的任何谐波,一旦知道了屏蔽罩内 RF 辐射的频率及强度,就可计算出屏蔽罩的最允许缝隙和沟槽。例如如果需要对 1GHz(波长为300mm)的辐射衰减,则150mm 的缝隙将会开始产生衰减,因此当存在小于 150mm 的缝隙时,1GHz 辐射就会被衰减。所以对1GHz 频率来讲,若需要衰减20dB, 则缝隙应小于15 mm(150mm 的1/10),需要衰减26dB 时,缝隙应小于7.5 mm(15mm 的 1/2 以上),需要衰减32dB 时,缝隙应小于3.75 mm(7.5mm 的1/2 以上)。

PCB工程师试题-附答案

PCB工程师试题-附答案

PCB工程师试题-附答案(某公司招聘试题)一.填空1.PCB上的互连线按类型可分为_微带线_和带状线2引起串扰的两个因素是_容性耦合和_感性耦合3.EMI的三要素:发射源传导途径敏感接收端4.1OZ铜的厚度是1.4 MIL5.信号在PCB(Er为4)带状线中的速度为:6inch/ns6.PCB的表面处理方式有:喷锡,沉银,沉金等7.信号沿50欧姆阻抗线传播.遇到一阻抗突变点.此处阻抗为75欧姆.则在此处的信号反身系数为_(0.2)8.按IPC标准.PTH孔径公差为: +/-3mil NPTH孔径公差为:+/-2mil9.1mm宽的互连线(1OZ铜厚)可以承载1 A电流10.差分信号线布线的基本原则:等距,等长11.在高频PCB设计中,信号走线成为电路的一部分,在高于500MHz频率的情况下,走线具有电阻、电容、电感特性。

12.最高的EMI频率也称为EMI发射带宽,它是信号上升时间而不是信号频率的函数。

(注释:计算EMI发射带宽公式为f=0.35/tr式中f-频率(GHZ); tr-信号上升时间或下降时间(10%~90%的上升或下降区间的时间)ns).13.大多数天线的长度等于某一特定频率的λ/4或λ/2(λ为波长)。

因此在EMC 规范中,不容许导线或走线在某一特定频率的λ/20以下工作,因为这会使它突然变成一根高效能的天线,电感和电容会造成谐振。

14.铁氧体磁珠可以看作一个电感并联一个电阻。

在低频时,电阻被电感短路,电流流向电感;在高频时,电感的高感抗迫使电流流向电阻。

在高频时,使用铁氧体磁珠代替电感器。

15.布局布线的最佳准则是磁通量最小化。

二.判断1.PCB上的互连线就是传输线. (x)2.PCB的介电常数越大.阻抗越大.(X)3.降底PP介质的厚度可以减小串扰.(X )4.信号线跨平面时阻抗会发生变化.(Y)5.差分信号不需要参考回路平面.(X)6.回流焊应用于插件零件.波峰焊应用于贴片零件.(X)7.高频信号的回路是沿着源端与终端两点距离最短路径返回.(X)B2.0差分的阻抗是100欧姆.(X.印象中是90)9.PCB板材参数中TG的含义是分解温度.(X.Tg为高耐热性.)10信号电流在高频时会集中在导线的表面.(Y)三选择1影响阻抗的因素有(A D)A.线宽B.线长C.介电常数D.PP厚度E.绿油2减小串扰的方法(BCDE)A.增加PP厚度B.3W原则(注释:走线间距是走线宽度的2倍)C.保持回路完整性;D.相邻层走线正交E.减小平行走线长度3.哪些是PCB板材的基本参数(A C D)A.介电常数B.损耗因子C.厚度'D.耐热性E.吸水性4.EMI扫描显示在125MHZ点频率超标.则这一现象可能由下面哪个频率引起的(B.A有点像,但倍频与B差得太远了A.12.5MHZB.25MHZC.32MHZD.64MHZ5.PCB制作时不需要下面哪些文件(B D )A.silkcreenB.pastmaskC.soldermaskD.assembly6.根据IPC标准.板翘应<= (C)A.0.5%B.0.7%C.0.8%D.1%7.哪些因素会影响到PCB的价格(A B Cd)A.表面处理方式B.最小线宽线距8 C.VIA的孔径大小及数量D.板层数8.导网表时出现如下错误:ERROR:Canot find device file for'CN-MINPCI-126'原因可能是(A)A.封装名有错B.封装PIN与原理图PIN对应有误C.库里缺少此封装的PADD.零件库里没有此封装四.术语解释微带线(Microstrip):指得是只有一边具有参考平面的PCB走线。

PCB工程师面试题【最新版】

PCB工程师面试题【最新版】

PCB工程师面试题一.填空(20分)1.PCB上的互连线按类型可分为和2引起串扰的两个因素是和3.EMI的三要素:4.1OZ铜的厚度是5.信号在PCB(Er为4)带状线中的速度为:6.PCB的表面处理方式有:7.信号沿50欧姆阻抗线传播.遇到一阻抗突变点.此处阻抗为75欧姆.则在此处的信号反身系数为8.按IPC标准.PTH孔径公差为:NPTH孔径公差为:9.1mm宽的互连线(1OZ铜厚)可以承载电流10.差分信号线布线的基本原则:11.在高频PCB设计中,信号走线成为电路的一部分,在高于500MHz频率的情况下,走线具有特性。

12.最高的EMI频率也称为,它是信号上升时间而不是信号频率的函数。

13.大多数天线的长度等于某一特定频率的λ/4或λ/2(λ为波长)。

因此在EMC规范中,不容许导线或走线在某一特定频率的λ/20以下工作,因为这会使它突然变成一根高效能的天线,会造成谐振。

14.铁氧体磁珠可以看作。

在低频时,电阻被电感短路,电流流向;在高频时,电感的高感抗迫使电流流向。

在高频时,使用铁氧体磁珠代替电感器。

15.布局布线的最佳准则是。

二.判断(20分)1.PCB上的互连线就是传输线. ( )2.PCB的介电常数越大.阻抗越大.()3.降底PP介质的厚度可以减小串扰.()4.信号线跨平面时阻抗会发生变化.()5.差分信号不需要参考回路平面.()6.回流焊应用于插件零件.波峰焊应用于贴片零件.()7.高频信号的回路是沿着源端与终端两点距离最短路径返回.()B2.0差分的阻抗是100欧姆.()9.PCB板材参数中TG的含义是分解温度.()10信号电流在高频时会集中在导线的表面.()三选择(30分)1影响阻抗的因素有()A.线宽B.线长C.介电常数D.PP厚度E.绿油2减小串扰的方法( )A.增加PP厚度B.3W原则C.保持回路完整性;D.相邻层走线正交E.减小平行走线长度3.哪些是PCB板材的基本参数( )A.介电常数B.损耗因子C.厚度'D.耐热性E.吸水性4.EMI扫描显示在125MHZ点频率超标.则这一现象可能由下面哪个频率引起的()A.12.5MHZB.25MHZC.32MHZD.64MHZ5.PCB制作时不需要下面哪些文件( )A.silkcreenB.pastmaskC.soldermaskD.assembly6.根据IPC标准.板翘应<=>A.0.5%B.0.7%C.0.8%D.1%7.哪些因素会影响到PCB的价格( )A.表面处理方式B.最小线宽线距C.VIA的孔径大小及数量D.板层数8.导网表时出现如下错误:ERROR:Canot find device file for'CN-MINPCI-126'原因可能是( )A.封装名有错B.封装PIN与原理图PIN对应有误C.库里缺少此封装的PADD.零件库里没有此封装四.术语解释(30分)微带线(Microstrip):带状线(Stripline):55原则:集肤效应:零欧姆电阻:走线长度的计算:后附答案:一.填空1.PCB上的互连线按类型可分为 _微带线_和带状线2引起串扰的两个因素是_容性耦合和_感性耦合3.EMI的三要素:发射源传导途径敏感接收端4.1OZ铜的厚度是1.4 MIL/35um5.信号在PCB(Er为4)带状线中的速度为:6inch/ns6.PCB的表面处理方式有:喷锡,沉银,沉金等7.信号沿50欧姆阻抗线传播.遇到一阻抗突变点.此处阻抗为75欧姆.则在此处的信号反身系数为_(0.2)8.按IPC标准.PTH孔径公差为:+/-3milNPTH孔径公差为:+/-2mil9.1mm宽的互连线(1OZ铜厚)可以承载1A电流10.差分信号线布线的基本原则:等距,等长11.在高频PCB设计中,信号走线成为电路的一部分,在高于500MHz频率的情况下,走线具有电阻、电容、电感特性。

EMI design

EMI design

EMC 网 EMC 论坛 /bbs EMC 网主页主页:: 论坛论坛::/bbs 资料来自网上资料来自网上,,若有不妥请来信 dtving@ , 我们立即删除我们立即删除!!感谢网友提供的资料感谢网友提供的资料!!于岳传统上,EMC 一直被视为「黑色魔术(black magic )」。

其实,EMC 是可以藉由数学公式来理解的。

不过,纵使有数学分析方法可以利用,但那些数学方程式对实际的EMC 电路设计而言,仍然太过复杂了。

幸运的是,在大多数的实务工作中,工程师并不需要完全理解那些复杂的数学公式和存在于EMC 规范中的学理依据,只要藉由简单的数学模型,就能够明白要如何达到EMC 的要求。

本文藉由简单的数学公式和电磁理论,来说明在印刷电路板(PCB )上被动组件(passive component )的隐藏行为和特性,这些都是工程师想让所设计的电子产品通过EMC 标准时,事先所必须具备的基本知识。

导线和PCB 走线导线(wire )、走线(trace )、固定架……等看似不起眼的组件,却经常成为射频能量的最佳发射器(亦即,EMI 的来源)。

每一种组件都具有电感,这包含硅芯片的焊线(bond wire )、以及电阻、电容、电感的接脚。

每根导线或走线都包含有隐藏的寄生电容和电感。

这些寄生性组件会影响导线的阻抗大小,而且对频率很敏感。

依据LC 的值(决定自共振频率)和PCB 走线的长度,在某组件和PCB 走线之间,可以产生自共振(self-resonance ),因此,形成一根有效率的辐射天线。

在低频时,导线大致上只具有电阻的特性。

但在高频时,导线就具有电感的特性。

因为变成高频后,会造成阻抗大小的变化,进而改变导线或PCB 走线与接地之间的EMC 设计,这时必需使用接地面(ground plane )和接地网格(ground grid )。

导线和PCB 走线的最主要差别只在于,导线是圆形的,走线是长方形的。

pcb工程师试题-附答案

pcb工程师试题-附答案

PCB工程师试题-附答案(某公司招聘试题)一.填空1.PCB上的互连线按类型可分为_微带线_和带状线2引起串扰的两个因素是_容性耦合和_感性耦合3.EMI的三要素:发射源传导途径敏感接收端4.1OZ铜的厚度是1.4 MIL5.信号在PCB(Er为4)带状线中的速度为:6inch/ns6.PCB的表面处理方式有:喷锡,沉银,沉金等7.信号沿50欧姆阻抗线传播.遇到一阻抗突变点.此处阻抗为75欧姆.则在此处的信号反身系数为_(0.2)8.按IPC标准.PTH孔径公差为: +/-3mil NPTH孔径公差为:+/-2mil9.1mm宽的互连线(1OZ铜厚)可以承载1 A电流10.差分信号线布线的基本原则:等距,等长11.在高频PCB设计中,信号走线成为电路的一部分,在高于500MHz频率的情况下,走线具有电阻、电容、电感特性。

12.最高的EMI频率也称为EMI发射带宽,它是信号上升时间而不是信号频率的函数。

(注释:计算EMI发射带宽公式为f=0.35/tr式中f-频率(GHZ); tr-信号上升时间或下降时间(10%~90%的上升或下降区间的时间)ns).13.大多数天线的长度等于某一特定频率的λ/4或λ/2(λ为波长)。

因此在EMC 规范中,不容许导线或走线在某一特定频率的λ/20以下工作,因为这会使它突然变成一根高效能的天线,电感和电容会造成谐振。

14.铁氧体磁珠可以看作一个电感并联一个电阻。

在低频时,电阻被电感短路,电流流向电感;在高频时,电感的高感抗迫使电流流向电阻。

在高频时,使用铁氧体磁珠代替电感器。

15.布局布线的最佳准则是磁通量最小化。

二.判断1.PCB上的互连线就是传输线. (x)2.PCB的介电常数越大.阻抗越大.(X)3.降底PP介质的厚度可以减小串扰.(X )4.信号线跨平面时阻抗会发生变化.(Y)5.差分信号不需要参考回路平面.(X)6.回流焊应用于插件零件.波峰焊应用于贴片零件.(X)7.高频信号的回路是沿着源端与终端两点距离最短路径返回.(X)B2.0差分的阻抗是100欧姆.(X.印象中是90)9.PCB板材参数中TG的含义是分解温度.(X.Tg为高耐热性.)10信号电流在高频时会集中在导线的表面.(Y)三选择1影响阻抗的因素有(A D)A.线宽B.线长C.介电常数D.PP厚度E.绿油2减小串扰的方法(BCDE)A.增加PP厚度B.3W原则(注释:走线间距是走线宽度的2倍)C.保持回路完整性;D.相邻层走线正交E.减小平行走线长度3.哪些是PCB板材的基本参数(A C D)A.介电常数B.损耗因子C.厚度'D.耐热性E.吸水性4.EMI扫描显示在125MHZ点频率超标.则这一现象可能由下面哪个频率引起的(B.A有点像,但倍频与B差得太远了A.12.5MHZB.25MHZC.32MHZD.64MHZ5.PCB制作时不需要下面哪些文件(B D )A.silkcreenB.pastmaskC.soldermaskD.assembly6.根据IPC标准.板翘应<= (C)A.0.5%B.0.7%C.0.8%D.1%7.哪些因素会影响到PCB的价格(A B Cd)A.表面处理方式B.最小线宽线距8 C.VIA的孔径大小及数量D.板层数8.导网表时出现如下错误:ERROR:Canot find device file for'CN-MINPCI-126'原因可能是(A)A.封装名有错B.封装PIN与原理图PIN对应有误C.库里缺少此封装的PADD.零件库里没有此封装四.术语解释微带线(Microstrip):指得是只有一边具有参考平面的PCB走线。

磁通量最小化的概念

磁通量最小化的概念

EMI/EMC设计讲座(二)磁通量最小化的概念在PCB中,会产生EMI的原因很多,例如:射频电流、共模准位、接地回路、阻抗不匹配、磁通量……等。

为了掌握EMI,我们需要逐步理解这些原因和它们的影响。

虽然,我们可以直接从电磁理论中,学到造成EMI现象的数学根据,但是,这是一条很辛苦、很漫长的道路。

对一般工程师而言,简单而清楚的描述更是重要。

本文将探讨,在PCB上「电的来源」、Maxwell方程式的应用、磁通量最小化的概念。

电的来源与磁的来源相反,电的来源是以时变的电双极(electric dipole)来建立模型。

这表示有两个分开的、极性相反的、时变的点电荷(point charges)互为相邻。

双极的两端包含着电荷的变化。

此电荷的变化,是因为电流在双极的全部长度内,不断地流动而造成的。

利用振荡器输出讯号去驱动一个没有终端的(unterminated)天线,此种电路是可以用来代表电的来源。

但是,此电路无法套用低频的电路原理来做解释。

不考虑此电路中的讯号之有限传播速度(这是依据非磁性材料的介电常数而定),反正射频电流会在此电路产生。

这是因为传播速度是有限的,不是无限的。

此假设是:导线在所有点上,都包含相同的电压,并且此电路在任何一点上,瞬间都是均衡的。

这种电的来源所产生的电磁场,是四个变量的函数:1. 回路中的电流振幅:电磁场和在双极中流动的电流量成正比。

2. 双极的极性和测量装置的关系:与磁来源一样,双极的极性必须和测量装置的天线之极性相同。

3. 双极的大小:电磁场和电流组件的长度成正比,不过,其走线长度必须只有波长的部份大。

双极越大,在天线端所测量到的频率就越低。

对特定的大小而言,此天线会在特定的频率下共振。

4. 距离:电场和磁场彼此相关。

两者的强度和距离成正比。

在远场(far field),其行为和回路源(磁的来源)类似,会出现一个电磁平面波。

当靠近「点源(point source)」时,电场和磁场与距离的相依性增加。

PCB工程师试题-附答案

PCB工程师试题-附答案

PCB工程师试题-附答案(某公司招聘试题)一.填空1.PCB上的互连线按类型可分为_微带线_和带状线2引起串扰的两个因素是_容性耦合和_感性耦合3.EMI的三要素:发射源传导途径敏感接收端4.1OZ铜的厚度是1.4 MIL5.信号在PCB(Er为4)带状线中的速度为:6inch/ns6.PCB的表面处理方式有:喷锡,沉银,沉金等7.信号沿50欧姆阻抗线传播.遇到一阻抗突变点.此处阻抗为75欧姆.则在此处的信号反身系数为_(0.2)8.按IPC标准.PTH孔径公差为: +/-3mil NPTH孔径公差为:+/-2mil9.1mm宽的互连线(1OZ铜厚)可以承载1 A电流10.差分信号线布线的基本原则:等距,等长11.在高频PCB设计中,信号走线成为电路的一部分,在高于500MHz频率的情况下,走线具有电阻、电容、电感特性。

12.最高的EMI频率也称为EMI发射带宽,它是信号上升时间而不是信号频率的函数。

(注释:计算EMI发射带宽公式为f=0.35/tr式中f-频率(GHZ); tr-信号上升时间或下降时间(10%~90%的上升或下降区间的时间)ns).13.大多数天线的长度等于某一特定频率的λ/4或λ/2(λ为波长)。

因此在EMC 规范中,不容许导线或走线在某一特定频率的λ/20以下工作,因为这会使它突然变成一根高效能的天线,电感和电容会造成谐振。

14.铁氧体磁珠可以看作一个电感并联一个电阻。

在低频时,电阻被电感短路,电流流向电感;在高频时,电感的高感抗迫使电流流向电阻。

在高频时,使用铁氧体磁珠代替电感器。

15.布局布线的最佳准则是磁通量最小化。

二.判断1.PCB上的互连线就是传输线. (X)2.PCB的介电常数越大.阻抗越大.(X)3.降底PP介质的厚度可以减小串扰.(X )4.信号线跨平面时阻抗会发生变化.(Y)5.差分信号不需要参考回路平面.(X)6.回流焊应用于插件零件.波峰焊应用于贴片零件.(X)7.高频信号的回路是沿着源端与终端两点距离最短路径返回.(X)B2.0差分的阻抗是100欧姆.(X.印象中是90)9.PCB板材参数中TG的含义是分解温度.(X.Tg为高耐热性.)10信号电流在高频时会集中在导线的表面.(Y)三选择1影响阻抗的因素有(A D)A.线宽B.线长C.介电常数D.PP厚度E.绿油2减小串扰的方法(BCDE)A.增加PP厚度B.3W原则(注释:走线间距是走线宽度的2倍)C.保持回路完整性;D.相邻层走线正交E.减小平行走线长度3.哪些是PCB板材的基本参数(A C D)A.介电常数B.损耗因子C.厚度'D.耐热性E.吸水性4.EMI扫描显示在125MHZ点频率超标.则这一现象可能由下面哪个频率引起的(B.A有点像,但倍频与B差得太远了A.12.5MHZB.25MHZC.32MHZD.64MHZ5.PCB制作时不需要下面哪些文件(B D )A.silkcreenB.pastmaskC.soldermaskD.assembly6.根据IPC标准.板翘应<= (C)A.0.5%B.0.7%C.0.8%D.1%7.哪些因素会影响到PCB的价格(A B C d)A.表面处理方式B.最小线宽线距8 C.VIA的孔径大小及数量D.板层数8.导网表时出现如下错误:ERROR:Canot find device file for'CN-MINPCI-126 '原因可能是(A)A.封装名有错B.封装PIN与原理图PIN对应有误C.库里缺少此封装的PADD.零件库里没有此封装四.术语解释微带线(Microstrip):指得是只有一边具有参考平面的PCB走线。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

在PCB中,会产生EMI的原因很多,例如:射频电流、共模准位、接地回路、阻抗不匹配、磁通量……等。

为了掌握EMI,我们需要逐步理解这些原因和它们的影响。

虽然,我们可以直接从电磁理论中,学到造成EMI现象的数学根据,但是,这是一条很辛苦、很漫长的道路。

对一般工程师而言,简单而清楚的描述更是重要。

本文将探讨,在PCB上「电的来源」、Maxwell方程式的应用、磁通量最小化的概念。

电的来源与磁的来源相反,电的来源是以时变的电双极(electricdipole)来建立模型。

这表示有两个分开的、极性相反的、时变的点电荷(pointcharges)互为相邻。

双极的两端包含着电荷的变化。

此电荷的变化,是因为电流在双极的全部长度内,不断地流动而造成的。

利用振荡器输出讯号去驱动一个没有终端的(unterminated)天线,此种电路是可以用来代表电的来源。

但是,此电路无法套用低频的电路原理来做解释。

不考虑此电路中的讯号之有限传播速度(这是依据非磁性材料的介电常数而定),反正射频电流会在此电路产生。

这是因为传播速度是有限的,不是无限的。

此假设是:导线在所有点上,都包含相同的电压,并且此电路在任何一点上,瞬间都是均衡的。

这种电的来源所产生的电磁场,是四个变量的函数:1回路中的电流振幅:电磁场和在双极中流动的电流量成正比。

2双极的极性和测量装置的关系:与磁来源一样,双极的极性必须和测量装置的天线之极性相同。

3双极的大小:电磁场和电流组件的长度成正比,不过,其走线长度必须只有波长的部份大。

双极越大,在天线端所测量到的频率就越低。

对特定的大小而言,此天线会在特定的频率下共振。

4距离:电场和磁场彼此相关。

两者的强度和距离成正比。

在远场(farfield),其行为和回路源(磁的来源)类似,会出现一个电磁平面波。

当靠近「点源(pointsource)」时,电场和磁场与距离的相依性增加。

近场(nearfield)(磁和电的成份)和远场的关系,如附图一所示。

所有的波都是磁场和电场成份的组合。

这种组合称作「Poynting向量」。

实际上,是没有一个单独的电波或磁波存在的。

我们之所以能够测量到平面波,是因为对一个小天线而言,在距离来源端数个波长的地方,其波前(wavefront)看起来像平面一样。

这种外貌是由天线所观测到的物理「轮廓」;这就好像从河边向河中打水漂一样,我们所看到的水波是一波波的涟漪。

场传播是从场的点源,以光速的速度向外辐射出去;其中,。

电场成份的测量单位是V/m,磁场成份的测量单位是A/m。

电场(E)和磁场(H)的比率是自由空间(freespace)的阻抗。

这里必须强调的是,在平面波中,波阻抗Z0,或称作自由空间的特性阻抗,是和距离无关,也和点源的特性无关。

对一个在自由空间中的平面波而言:波前所承载的能量单位是watts/m2。

就Maxwell方程式的大多数应用而言,噪声耦合方法可以代表等效组件的模型。

例如:在两个导体之间的一个时变电场,可以代表一个电容。

在相同的两导体之间,一个时变磁场可以代表互感(mutualinductance)。

附图二表示这两种噪声耦合机制。

图一:波阻抗和距离的关系平面波的形状若要使此噪声耦合方法正确,电路的实际大小必须比讯号的波长小。

若此模型不是真正正确时,仍然可以使用集总组件(lumpedcomponent)来说明EMC,原因如下:5Maxwell方程式不能直接应用在大多数的真实情况中,这是因为复杂的边界条件所造成的。

如果我们对集总模型的近似正确度没有信心,则此模型是不正确的。

不过,大多数的集总组件(或称作离散组件)是可靠的。

6数值模型不会显示噪声是如何根据系统参数产生的。

纵使有一个模型可能是答案,但与系统相关的参数是不会被预知、辨识,和显现的。

在所有可用的模型当中,集总组件所建立的模型算是最好的。

为什么这个理论和对Maxwell方程式的讨论,对PCB设计和布线(layout)很重要?答案很简单。

我们必须先知道电磁场是如何产生的,之后我们就能够降低在PCB中,由射频产生的电磁场。

这与降低电路中的射频电流有关。

此射频电流直接和讯号分布网络、旁路和耦合相关。

射频电流最后会形成频率的谐波和其它数字讯号。

讯号分布网络必须尽量的小,如此才能将射频回传电流的回路区域尽量缩小。

旁路和耦合与最大电流相关,而且必须透过电源分散网络来产生大电流;而电源分散网络,在定义上,它的射频回传电流之回路区域是很大的。

图二:噪声耦合方法Maxwell方程式的应用到目前为止,Maxwell方程式的基本概念已经介绍过了。

但是,要如何将此物理和高等微积分的知识,与PCB中的EMC产生关联呢?为了彻底了解,必须再将Maxwell方程式简化,才能将它应用到PCB布在线。

为了应用它,我们可以将Maxwell方程式和Ohm定律产生关联:Ohm定律(时域):V=I*ROhm定律(频域):Vrf=Irf*ZV是电压,I是电流,R是电阻,Z是阻抗(R+jX),rf是指射频能量。

如果射频电流存在于PCB走线中,且此走线具有一个固定的阻抗值,则一个射频电压将被产生,而且和射频电流成正比。

请注意,在电磁波模型中,R是被Z取代,Z是复数(complexnumber),它具有电阻(属于实数)和电抗(属于虚数)。

就阻抗等式而言,有许多种形式存在,这取决于我们是否要检视平面波的阻抗、电路阻抗….等。

对导线或PCB走线而言,可以使用下列公式:其中,XL=2πfL,是在此公式中,唯一和导线或PCB走线有关的组件。

Xc=1/2(2πfC),ω=2πf当一个组件的电阻值和电感值都是已知,例如:一个「附导线的铁粉珠(ferritebead-on-lead)」、一个电阻、一个电容、或其它具有寄生组件的装置,必须考虑阻抗大小会受到频率的影响,这时可以应用下列的公式:当频率大于数kHz时,电抗值通常会比R大;但在某些情况下,这并不会发生。

电流会选择阻抗最小的路径。

低于数kHz时,阻抗最小的路径是电阻;高于数kHz时,电抗最小的路径成为主宰者。

此时,因为大多数电路是在数kHz以上的频率中工作,而「电流会选择阻抗最小的路径」这种想法变成不正确,因为它无法正确解释「电流如何在一条传输线中流动」。

对承载电流频率超过10kHz的导线而言,因为其电流总是选择阻抗最小的路径,其阻抗等同于电抗最小的路径。

如果负载阻抗是连接到导线、电缆(cable)或走线,并且比传输线路径上与它并联的电容大,此时电感将变成主宰者。

若所有连接的导线具有大致相同的截面积,则电感最小的路径就是具有最小回路区域的路径。

回路区域越小,电感就越最小,因此,电流会流向这个路径。

每一条走线具有一个有限的阻抗值。

「走线电感」是为何射频能量可以在PCB中产生的唯一理由。

甚至可能因为连接硅芯片和安装座(mountingpad)的焊线过长,而导致射频能量的存在。

在电路板上绕线会产生很高的电感值,尤其是要绕的走线很长时。

长的走线是指那些绕线长度很长的线,这会导致在走线中,往返传播有所延迟的讯号,在尚未回到来源驱动端时,下一个触发讯号就被产生(这是在时域中观察)。

换在频域中观察,是指一条长的传输线(走线),其总长大约超过频率的λ/10,且此频率存在于传输线(走线)中。

简单说,若一个射频电压施加在一个阻抗上,就可以得到射频电流。

就是这个射频电流,将射频能量辐射到自由空间,因此违反了EMC的规定。

上述例子可以协助我们了解Maxwell方程式和PCB布线,而且是使用非常简单的数学公式来说明。

根据Maxwell方程式,移动走线中的电荷可以产生一电流,此电流又会产生一磁场,这种被移动电荷产生的磁场称作「磁通线(magneticlinesofflux)」。

使用「右手法则(Right-HandRule)」可以轻易地指出磁通线的方向,如附图三所示。

右手拇指代表走线电流流动的方向,其余卷曲的手指包围着走线,代表磁场或磁通线的方向。

此外,时变磁场会产生一个垂直的电场。

射频辐射是此磁场和电场的组合。

藉由辐射或导电的方式,磁场和电场会离开PCB结构。

图三:右手法则请注意,此磁场是环绕着一个封闭式回路的边界运行。

在PCB中,来源驱动端产生射频电流,并经过走线将射频电流传送到负载。

射频电流必须经过一个回传系统回到来源端(Ampere定律)。

其结果是,产生了一个射频电流回路。

这个回路不必然是环状的,但通常是呈回旋状。

因为这个过程会在回传系统内产生一个封闭回路,因此会产生一个磁场。

这个磁场又会产生一个辐射的电场。

在近场处,是由磁场成份主导;然而在远场处,电场对磁场的比率(波阻抗)大约是120πΩ或377Ω,和来源端无关。

所以明显可知,在远场处,磁场可以使用一个循环型天线和一个相当灵敏的接收机来测量。

接收准位将是E/120π(A/m,若E的单位是V/m)。

同理,可以应用到电场,能在近场处使用合适的测量仪器来测量电场。

射频如何存在于PCB中的另一种简单解释,可由附图四和五中得知。

在这里以时域和频域来分析典型的电路。

根据Kirchhoff和Ampere定律,如果要使电路能够工作的话,一个封闭型回路电路必须存在。

Kirchhoff电压定律表示:在一个电路中,环绕任何一个封闭路径的电压总合必须是零。

Ampere定律表示:给定的电流会在一个点上产生磁感应,它是以电流单元和电流与那个点的相对位置来计算的。

若封闭回路型电路不存在,讯号是无法透过传输线,从来源端到达负载的。

当开关关闭时,电路就成立,交流或直流电流就开始流动。

在频域,我们将此电流视为射频能量。

其实,并没有存在两种不同的电流(时域或频域电流)。

始终只有一种电流存在,它可以在时域或频域中呈现。

从负载到来源端的射频回传路径也必须存在,否则电路将无法工作。

因此,PCB结构必须遵守Maxwell方程式、Kirchhoff电压定律,和Ampere定律。

Maxwell方程式、Kirchhoff和Ampere定律全部都在说:若要使一个电路正常工作或依期望的目的工作,一个封闭回路型网络必须要存在。

附图四表示了这样的典型电路。

当一条走线从来源端到达负载,一个回传电流路径也必须要存在,这是Kirchhoff和Ampere定律所规定的。

图四:封闭回路型电路如附图五所示,一个开关和来源驱动端(E)串联。

当开关关闭时,电路按照期望结果正常工作;当开关开启时,则不具任何功能。

对时域而言,期望讯号从来源端到达负载。

此讯号必须具有一个回传路径,才能使此电路成立,这通常是经过一个0V(接地)的回传结构(Kirchhoff定律)。

射频电流的流动是从来源端到达负载,而且必须经过阻抗尽可能最小的路径返回,通常它是经过一个接地走线或接地平面(镜射平面)。

射频电流的存在,最好使用Ampere定律来说明。

相关文档
最新文档