第6章 半导体存储器

2014-10-23 东北大学信息学院 3
• 顺序访问存储器（Sequence Access Memory简称SAM）在系统运行时可以 随时读写数据，但被访问的存储单元地 址是按序排列的，不能随意选择，如果 信息读出地址的顺序是与写入时同序的 称先进先出（FIFO）存储器，与写入时 逆序的称先进后出（FILO）存储器。
2014-10-23 东北大学信息学院 23
图6-15是用4片256×1位的RAM扩展成 256×4位的RAM的接线图。
I/O1 256 ×1 位RAM (1) A0 A1 A7 R/W CS A 0 A1 „ A7 R/W CS I/O2 256 ×1 位RAM (2) A 0 A1 „ A7 R/W CS I/O3 256 ×1 位RAM (3) A 0 A1 „ A7 R/W CS I/O4 256 ×1 位RAM (4) A 0 A1 „ A7 R/W CS
2014-10-23
东北大学信息学院
26
A0 A1 A7 R/W A8 A9
I/O4 I/O1 I/O8 256 ×8 位RAM (1) A 0 A1 „ A7 R/W CS
I/O4 I/O1 I/O8 256 ×8 位RAM (2) A 0 A1 „ A7 R/W CS
I/O4 I/O1 I/O8 256 ×8 位RAM (3) A 0 A1 „ A7 R/W CS
2014-10-23 东北大学信息学院 7
• 一个“字”包含m位数据同时被存入或读出， 所以存储器的数据端口数反映了存储信息的 “字长”m。存储器中含有的存储单元总数M （ =字数×字长= N × m）称为存储容量。 例如，某存储器能存储1024个字 ，每个字4位， 那它的存储容量就为1024×4=4096，即该存储 器有4096个存储单元。
2014-10-23 东北大学信息学院 6
• “字”单元地址以二进制编码表示，存储 器按输入的“字”地址码选择被访问的 存储单元。地址码为n位，有2 n种组合， 可以表示2 n 个字单元，即字单元的寻访 范围为2 n个。 • 所以一般存储器地址码输入端口数反映 了存储器所含的“字”数N（N =2 n ）。
6.1 概述
6.1.1 半导体存储器的分类 按制造工艺不同分类： 分成 TTL 和 MOS 存储器两大类。 TTL 型速
度快， MOS 型工艺简单、集成度高、功耗
低、成本低等特点。
按访问方式不同：
分成只读存储器、顺序访问存储器和随机
访问存储器。
2014-10-23 东北大学信息学院 2
• 只读存储器（Read Only Memory 简称 ROM）内存储的信息是在脱离系统的状 态下被存入的，在系统运行中只能被读 出而不能被修改。 • 随机访问存储器（Random Access Memory 简称RAM）的访问时间和地址 都不受限制，在系统运行时可任意读写 数据。
RAM组合起来，构成满足存储容量要求的存储器。
RAM的扩展分为位扩展和字扩展两种。
1. 位扩展
字数满足要求，而位数不够时，应采用位扩展。
2014-10-23
东北大学信息学院
22
实现位扩展的原则是：
①多个单片RAM的I/O端并行输出。 ②多个 RAM的CS接到一起，作为 RAM的片选端（同 时被选中）； ③地址端对应接到一起，作为RAM的地址输入端。 ④多个单片 RAM 的 R/W 端接到一起，作为 RAM 的读 / 写控制端（读/写控制端只能有一个）；
A11A10
A0 CS4 4
A11 A10
A 0 CS6 6 AA CS5 5 00 5 1 K× A 9 I /O 1 K×4 4 AA 9 9 I /O
2014-10-23 东北大学信息学院 15
静态 RAM （ SRAM ）是以触发器为基本 单元来存储0和1的，； • 静态RAM所用管子数目多，功耗大，集 成度受到限制，为克服此缺点，人们研 制了动态RAM （DRAM） 。 动态RAM存储数据的原理：MOS管栅极 电容的电荷存储效应。信息的存储单元 是由门控管和电容组成。用电容上是否 2014-10-23 16 东北大学信息学院 存储电荷表示存 1或存0。
2014-10-23 东北大学信息学院 4
6.1.2 半导体存储器的主要技术指标：
半导体存储器有两个主要技术指标：存储容量 和存取时间。 1、存储容量： 存储器中存储单元个数叫存储容量。 存储单元是存储器最基本存储细胞，可存放
1位二值数据。
2014-10-23 东北大学信息学院 5
• 数字系统信息通常以“字”为单位存储， 1个字由若干位二进制数据或数码构成。 • 一个寄存器 由m个触发器构成，可以记 忆m位二进制数据或信息，我们把这m位 二进制数据组成的信息组称为“字”， 其位数称为“字长”。 • 存储器中每个字单元被赋于一个单元地 址。
2014-10-23 东北大学信息学院 13
6.2.1 固定只读存储器(ROM)
地 址 输 入 地 址 译 码 器
W0
存贮矩阵 N× M
WN-1
D0
输出及控制电路 数据输出
2014-10-23
DM-1
图6-1 ROM结构图 东北大学信息学院
14
6.3 随机存取存储器
随机存取存储器RAM（Random Access Memory）可 随时从任一指定地址存入（写入）或取出（读出）信 息。在计算机中， RAM 用作内存储器和高速缓冲存 储器。 RAM的电路结构为时序逻辑电路，一般由触 发器或电容记忆二进制数据（“0”或“1”），存储数 据在电路失电时丢失。 RAM 分为静态 RAM 和动态 RAM；
2014-10-23
东北大学信息学院
25
②多片构成字扩展之后，每次访问只能选中一片，
选中哪一片，由字扩展后多出的地址线决定。多 出的地址线经输出低有效的译码器译码，接至各 片RAM的CS端； ③地址端对应接到一起，作为低位地址输入端。
④R/W端接到一起作为RAM的读/写控制端（读写
控制端只能有一个）；
定的存储内容，出厂后，用户无法更改，只
能读出。 2014-10-23
东北大学信息学院 11
PROM ： PROM 和 ROM 的区别在于 ROM 由厂家
编程， PROM 由用户编程。出厂时 PROM 的内容 全是0或全是1，使用时，用户可以根据需要编好代
码，写入 PROM中。但只能写入一次，一经写
I/O4 I/O1 I/O8 256 ×8 位RAM (4) A 0 A1 „ A7 R/W CS
F0 F1 F2 F3 2 线-4 线 译码器
图6-16 RAM的字扩展接法
东北大学信息学院 27
2014-10-23
[例6-1]
试用1024×4位RAM实现4096×8位存
储器。
解：4096×8位存储器需 1024×4位RAM的芯片 数
图6-15 RAM位扩展接线图
2014-10-23 东北大学信息学院 24
2.字扩展
在RAM的数据位的位数足够，而字数达不到要求
时，需要进行字扩展。字数增加，地址线数就得相
应增加。如256×8位RAM的地址线数为8条，而
1024×8位RAM的地址线数为10条（接线见图616）。 实现字扩展的原则是： ①多个单片RAM的I/O端并接，作为RAM的I/O端 .
• 由于漏电流的存在，电容上存储的数据 （电荷）不能长久保存，必须定期重写， 以免数据丢失——刷新（再生）。 • 常见动态RAM存储单元有3管和单管两 种。 • 为了提高集成度，目前大容量动态RAM 的存储单元普遍采用单管结构
2014-10-23 东北大学信息学院 17
DRAM的主要特点： 1、容量大 • DRAM存储元采用的MOS管少，所以其 单片存储器的容量可以大大增加。 DRAM的存储容量一般为SRAM的四倍。
入就不能再更改。
EPROM ：存储内容可以改变，但 EPROM
所存内容的擦去或改写，需要专门的擦抹器
和编程器实现。在工作时，也只能读出。 2014-10-23 12 东北大学信息学院
6.2.3 可擦可编程只读存储器(EPROM) 可擦除可编程存储器又可以分为： 光可擦除可编程存储器UVEPROM(Ultra— Violet Ereasable Programmable Read－Only Memory) 电可擦除可编程存储器E2PROM (Electrical Ereasable Programmable Read－Only Memory) 快闪存储器(Flash Memory)等。
2014-10-23 东北大学信息学院 19
6.3.3 集成RAM简介
存储容量 1024×4 位。采用 X 、 Y 双向译码方式。 4096个存储单元排列成64行×64列矩阵，64列中每4
图6-14是Intel公司的MOS型静态RAM2114的结构图。
列为一组，分别由 16 根 Y 译码输出线控制。即每一
连接方式见图6-17所示。
2014-10-23
东北大学信息学院
29
地址总线
A11 A10 地 址 A0 总 线 A9 数 D0 据 总 线 D7
2014-10-23
数据总线
图6-17 RAM的字、位扩展
译 码 器 A11 A10
A 0 CS2 2 A0 CS1 1 A9 I /O 1K× 4 A9 I /O
读写控制 CS R/W
图6-14 2114RAM1024×4位 2014-10-23 存储器结构图 东北大学信息学院
„„
=0且 R / W =0时执行写
操作。
I/O 电路 Y0 „„ Y15 列地址译码器 A6 A7 A8 A9
21
6.3.4 RAM的扩展
RAM的种类很多，存储容量有大有小。当一片 RAM不能满足存储容量需要时，就需要将若干片