Xilinx_fpga_设计培训3

Xilinx设计流程 - 3-13
© 2002 Xilinx公司版权所有
实现
•
实现一个设计只需
–
–
在项目源文件 Sources in Project 窗口 选择顶层的源 文件(可以是HDL 原理图或EDIF文件 这取决于你的设计流 程 在当前源文件进程 Processes for Current Source 窗口 中 双击实现设计 Implement Design
概览
• • •
综述 ISE 总结
Xilinx设计流程 - 3-18
© 2002 Xilinx公司版权所有
问题回顾
•
Xilinx设计流程的步骤是什么
•
实现的各个部件是什么 每一步会发生什么
•
FPGA编程的两种方法是什么?
Xilinx设计流程 - 3-19
© 2002 Xilinx公司版权所有
解答
© 2002 Xilinx公司版权所有
Xilinx设计流程
规划和预算 编写代码/ 绘制原理图 HDL RTL仿真
实现
转换 映射 布局布线 功能仿真
综合建立网表
实现时序逼近
时序仿真
建立位流文件
Xilinx设计流程 - 3-5
© 2002 Xilinx公司版权所有
设计输入
• •
规划和预算 参见设计规划模块 两种设计输入方法 硬件描述语言 HDL 或原理图
. . .
Xilinx设计流程 - 3-7
© 2002 Xilinx公司版权所有
何谓实现
• •
不仅仅是指“布局布线” 实现包括很多步骤
– –
–
转换 将多个设计文件合并为一个网表 映射 将网表中的逻辑符号 门 组装到物理元件(CLB和IOB) 中 布局布线 将元件放置到器件中 并将它们连接起来 同时提 取出时序数据并生成各种报告
Xilinx设计流程 - 3-9
© 2002 Xilinx公司版权所有
时序逼近流程
1 利用合适的代码
技术
5 加Xilinx的全局
约束
9 10
重新评估代码 风格 在综合中加关键 路径约束
2 编写代码以推导
出适当的Xilinx 的资源
6
评估设计性能并 与目标相比较
3
利用综合选项和 约束
7 8
提高布局布线 尝试水平 加Xilinx指定 路径的约束
11
加高级实现选项
4 利用核生成器生
成的核以便进一 步优化
Xilinx设计流程 - 3-10
© 2002 Xilinx公司版权所有
下载
•
一旦一个设计实现完成后 你必须建立一个FPGA可以识别的 文件
–
这个文件叫位流文件
一个BIT文件 (以.bit为扩展名)
•
这个BIT文件可以被直接下载到FPGA中 或者可以被转换为存 贮编程信息的PROM文件
•
实现的各个部件是什么 每一步会发生什么
– – –
•
FPGA编程的两种方法是什么?
– –
Xilinx设计流程 - 3-20
© 2002 Xilinx公司版权所有
总结
•
实现不仅仅是指“布局布线” Xilinx提供了一种简单的“按钮”式工具 在整个Xilinx设计进 程中帮助你
•
Xilinx设计流程 - 3-21
© 2002 Xilinx公司版权所有
何处可以了解更多
•
关于实现的步骤
–
www.support.xilinx.com
软件手册
开发系统参考指南
Xilinx设计流程 - 3-22
© 2002 Xilinx公司版权所有
–
结构向导和核生成器 Core Generator 可以辅助设计输入
•
不管你采用何种设计方法 对Xilinx的FPGA编程
–
你都需要一个工具来生成EDIF网表以便
适用的综合工具有 II XST
Synplify Leonardo Spectrum FPGA Compiler
•
对设计进行仿真使你的设计按照你的设想动作
Xilinx设计流程 - 3-11
© 2002 Xilinx公司版权所有
概览
• • •
综述 ISE 总结
Xilinx设计流程 - 3-12
© 2002 Xilinx公司版权所有
什么是ISE?
•
Xilinx设计输入和实现 工具的图形界面
–
–
–
访问综合和原理图输入 工具 只需双击就可实现你的 设计 极易访问软件选项以细 调实现过程
Xilinx设计流程 - 3-14
© 2002 Xilinx公司版权所有
பைடு நூலகம் 实现
•
ISE将运行所有必要的步骤实现设 计
– – – –
综合HDL或原理图代码 转换 映射 布局布线
• • • •
绿色的对号表示步骤成功完成 黄色的感叹号表示警告 黄色的问号“ ”表示文件过时 与步骤相邻的红色的“X”意味着有错 误
–
映射
• •
–
布局布线
• •
•
•
Xilinx设计流程 - 3-16
© 2002 Xilinx公司版权所有
FPGA编程
•
有两种方法可以对FPGA编 程
–
通过PROM器件
•
你需要生成一个PROM编 程器能识别的文件
–
直接从你的计算机上
•
利用iMPACT配置工具
Xilinx设计流程 - 3-17
© 2002 Xilinx公司版权所有
Xilinx设计流程
© 2002 Xilinx公司版权所有
目标
完成本单元的学习后 你将会
• •
列出Xilinx设计过程的步骤 用缺省的软件选项来实现一个FPGA的设计
Xilinx设计流程 - 3-3
© 2002 Xilinx公司版权所有
概览
• • •
综述 ISE 总结
Xilinx设计流程 - 3-4
•
每个步骤都会生成一些文件 使得可以使用Xilinx的其它工 具 例如 Floorplanner FPGA Editor XPower MultiPass Place & Route)
Xilinx设计流程 - 3-8
© 2002 Xilinx公司版权所有
时序逼近
•
•
时序逼近流程是一个推荐的设计方法 可以帮助设计满足它 们的时序目标 流程中每个部分的详细内容将在本课程和 性能设计 课程 中进行讨论
规划和预算 编写代码/ 绘制原理图 功能仿真 HDL RTL仿真
...
Xilinx设计流程 - 3-6
综合建立网表
© 2002 Xilinx公司版权所有
Xilinx实现
•
一旦建立了网表 你就可以来 实现设计 在实现时能产生许多输出文件
– – – – –
实现 转换
...
•
映射 布局布线
报告 时序仿真网表 平面布局文件 FPGA编辑器文件 其它更多
Xilinx设计流程 - 3-15
© 2002 Xilinx公司版权所有
实现
•
每个实现步骤可以被展开看到可用的 子工具和子过程
–
转换
•
生成转换后仿真模型 平面布局 Floorplan 用FPGA编辑器进行手动布线 静态时序 平面布局器 Floorplanner 查看 布局好的设计 FPGA编辑器 FPGA Editor , 查看布 线好的设计 功耗分析器
•
Xilinx设计流程的步骤是什么
–
规划和预算 编写代码/绘制原理图 寄存器传输级(RTL)仿真 综合 功能仿真 实现 时序逼近 时序仿真 BIT文件生成 转换 将多个设计文件合并为一个网表 映射 将逻辑符号组装到物理元件中 布局布线 将元件放置到芯片上 并将它们连接起来 PROM Xilinx的iMPACT配置工具