第一课数字电子技术06第六章时序课件
合集下载
数字电子技术之时序逻辑电路介绍课件
存储逻辑电路：具有记忆功能，输 出取决于当前输入和历史状态
时序逻辑电路的特点
STEP1
STEP2
STEP3
STEP4
存储功能：能够存储 输入信号的状态，并 在一定条件下输出相 应的信号
反馈机制：通过反馈 机制实现对输入信号 的响应和输出信号的 控制
定时功能：能够实现 对输入信号的定时控 制，并在一定条件下 输出相应的信号
设计思路：使用D 触发器构成计数器， 每个D触发器输出 连接到下一个D触 发器的输入
设计步骤：
确定触发器的个数 和类型
设计触发器的连接 方式
编写触发器的逻辑 方程
设计电路的仿真和 测试
设计结果：实现一 个4位二进制计数器， 能够正常计数并输 出正确的计数值
谢谢
设计原则
01
正确性：保证 电路的功能正 确，满足设计 要求
02
简洁性：尽量 减少电路的复 杂度，降低成 本
03
可靠性：保证 电路在各种情 况下都能正常 工作
04
灵活性：便于 修改和扩展， 适应不同的需 求
05
性能优化：提 高电路的速度、 功耗和面积等 性能指标
设计实例
设计要求：实现一 个4位二进制计数 器
04
状态图分析步骤：绘制状态图、分析状态转换、确定输出信号
05
状态图分析优点：直观、易于理解和分析复杂电路
状态表分析法
状态表：描 述时序逻辑 电路状态的 表格
状态转换： 状态表列出 了电路在各 种输入条件 下的状态转 换关系
状态方程： 描述状态转 换关系的数 学方程
状态图：用 图形方式表 示状态转换 关系的方法
组合逻辑电路与时序 逻辑电路的区别：组 合逻辑电路只对当前 的输入信号进行响应， 而时序逻辑电路对过 去的输入信号和当前 的输入信号进行响应。
时序逻辑电路的特点
STEP1
STEP2
STEP3
STEP4
存储功能：能够存储 输入信号的状态，并 在一定条件下输出相 应的信号
反馈机制：通过反馈 机制实现对输入信号 的响应和输出信号的 控制
定时功能：能够实现 对输入信号的定时控 制，并在一定条件下 输出相应的信号
设计思路：使用D 触发器构成计数器， 每个D触发器输出 连接到下一个D触 发器的输入
设计步骤：
确定触发器的个数 和类型
设计触发器的连接 方式
编写触发器的逻辑 方程
设计电路的仿真和 测试
设计结果：实现一 个4位二进制计数器， 能够正常计数并输 出正确的计数值
谢谢
设计原则
01
正确性：保证 电路的功能正 确，满足设计 要求
02
简洁性：尽量 减少电路的复 杂度，降低成 本
03
可靠性：保证 电路在各种情 况下都能正常 工作
04
灵活性：便于 修改和扩展， 适应不同的需 求
05
性能优化：提 高电路的速度、 功耗和面积等 性能指标
设计实例
设计要求：实现一 个4位二进制计数 器
04
状态图分析步骤：绘制状态图、分析状态转换、确定输出信号
05
状态图分析优点：直观、易于理解和分析复杂电路
状态表分析法
状态表：描 述时序逻辑 电路状态的 表格
状态转换： 状态表列出 了电路在各 种输入条件 下的状态转 换关系
状态方程： 描述状态转 换关系的数 学方程
状态图：用 图形方式表 示状态转换 关系的方法
组合逻辑电路与时序 逻辑电路的区别：组 合逻辑电路只对当前 的输入信号进行响应， 而时序逻辑电路对过 去的输入信号和当前 的输入信号进行响应。
精品课件-数字电子技术-第6章
X(t)=X(∞)+［X(0+)－X(∞)］e－t/τ (6.1.1) 或
t ln X () X (0 )
X () X (t)
(6.1.2)
第6章 脉冲波形的产生与变换
6.2 施密特触发器
6.2.1 施密特触发器的特点
施密特触发器的主要特点如下：
(1) 施密特触发器具有两个稳定状态。
(2) 施密特触发器具有两个翻转电平，即对正向和反向
当ui从高电平逐渐下降，并且降到 只有0.7 V左右时， iC1开始减小，于是又出现了另一个正反馈过程：
从而使电路迅速返回V1截止、V2饱和导通的状态。
第6章 脉冲波形的产生与变换
同时，由于R3<R2，因而就使得施密特触发器存在回差电
压。如果用 U及 U分 别表示V1由截止变为导通时的输入电
压及V1由导通变为截止时的输入电压，则可得到电路的回差电 压为
增长的输入信号，电路的触发转换电平不同，电路具有回差特
性，如图6.2.1所示。回差电压为
ΔU=U+－U－
(6.2.1)
第6章 脉冲波形的产生与变换
(3) 在电路状态转换时，通过电路内部的正反馈过程使 输出波形的边沿变得很陡。
图 6.2.1 施密特触发器的回差特性
第6章 脉冲波形的产生与变换
6.2.2 门电路构成的施密特触发器 1. 结构及符号 图6.2.2(a)给出了一个用门电路构成的施密特触发器的
U U U
(6.2.5)
图6.2.5给出了7413的电压传输特性。
第6章 脉冲波形的产生与变换
图 6.2.5 集成施密特7413的电压传输特性
第6章 脉冲波形的产生与变换
第6章 脉冲波形的产生与变换
t ln X () X (0 )
X () X (t)
(6.1.2)
第6章 脉冲波形的产生与变换
6.2 施密特触发器
6.2.1 施密特触发器的特点
施密特触发器的主要特点如下：
(1) 施密特触发器具有两个稳定状态。
(2) 施密特触发器具有两个翻转电平，即对正向和反向
当ui从高电平逐渐下降，并且降到 只有0.7 V左右时， iC1开始减小，于是又出现了另一个正反馈过程：
从而使电路迅速返回V1截止、V2饱和导通的状态。
第6章 脉冲波形的产生与变换
同时，由于R3<R2，因而就使得施密特触发器存在回差电
压。如果用 U及 U分 别表示V1由截止变为导通时的输入电
压及V1由导通变为截止时的输入电压，则可得到电路的回差电 压为
增长的输入信号，电路的触发转换电平不同，电路具有回差特
性，如图6.2.1所示。回差电压为
ΔU=U+－U－
(6.2.1)
第6章 脉冲波形的产生与变换
(3) 在电路状态转换时，通过电路内部的正反馈过程使 输出波形的边沿变得很陡。
图 6.2.1 施密特触发器的回差特性
第6章 脉冲波形的产生与变换
6.2.2 门电路构成的施密特触发器 1. 结构及符号 图6.2.2(a)给出了一个用门电路构成的施密特触发器的
U U U
(6.2.5)
图6.2.5给出了7413的电压传输特性。
第6章 脉冲波形的产生与变换
图 6.2.5 集成施密特7413的电压传输特性
第6章 脉冲波形的产生与变换
第6章 脉冲波形的产生与变换
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
数字电子技术课件 第六章 时序逻辑电路
第六章 时序逻辑电路
第一节 寄存器 第二节 计数器 第三节 一般时序电路
本章学习要求
数字逻辑电路 组合逻辑电路 —— 组合电路 时序逻辑电路 —— 时序电路
时序电路特点
功能上：任何时刻的稳定输出，不仅与该时刻输入 有关，还与电路原状态有关，即与以前的 输入有关。
结构上：由组合电路和存贮电路组成。
时序电路分类
×× ×× 1× 0× ×1 ×0 ××
××××
D0 D1 D2 D3
×××× ×××× ×××× ×××× ××××
Q00 Q10 Q20 保 持
Q30
并行置数
D0 D1 D2 串入左移
D3
串入左移
Q1n Q2n Q3n 1 串入右移
Q1n Q2n Q3n 0 串入右移
1 Q0n Q1n
保持
Q2n
触发器改变状态，因此译码时不会产生竞争冒险。 ②缺点:状态利用率低。24=16个状态中只用了8个状态
(2n－2n个没用)。
6、序列信号发生器
序列信号：一组特定的串行数字信号称为序列信 号，如00110111。
序列信号发生器：产生序列信号的电路称为序列 信号发生器。
作用：序列信号可以用来作为数字系统的同步信 号，也可以作为地址码等，在通信、遥控、遥测 等领域有非常广泛的应用。
Q2
Q3
1000 0100 0010 0001
特点: ①4个D触发器构成的右移移位寄存器,首尾相接即D0=Q3； ②优点:电路结构简单;有效状态只含一个1（或0）,不需
要另加译码电路。 ③缺点:状态利用率低。24=16个状态中只用了4个状态
(2n－n个没用)。
（3）扭环形计数器
D0
Q0
第一节 寄存器 第二节 计数器 第三节 一般时序电路
本章学习要求
数字逻辑电路 组合逻辑电路 —— 组合电路 时序逻辑电路 —— 时序电路
时序电路特点
功能上：任何时刻的稳定输出，不仅与该时刻输入 有关，还与电路原状态有关，即与以前的 输入有关。
结构上：由组合电路和存贮电路组成。
时序电路分类
×× ×× 1× 0× ×1 ×0 ××
××××
D0 D1 D2 D3
×××× ×××× ×××× ×××× ××××
Q00 Q10 Q20 保 持
Q30
并行置数
D0 D1 D2 串入左移
D3
串入左移
Q1n Q2n Q3n 1 串入右移
Q1n Q2n Q3n 0 串入右移
1 Q0n Q1n
保持
Q2n
触发器改变状态，因此译码时不会产生竞争冒险。 ②缺点:状态利用率低。24=16个状态中只用了8个状态
(2n－2n个没用)。
6、序列信号发生器
序列信号：一组特定的串行数字信号称为序列信 号，如00110111。
序列信号发生器：产生序列信号的电路称为序列 信号发生器。
作用：序列信号可以用来作为数字系统的同步信 号，也可以作为地址码等，在通信、遥控、遥测 等领域有非常广泛的应用。
Q2
Q3
1000 0100 0010 0001
特点: ①4个D触发器构成的右移移位寄存器,首尾相接即D0=Q3； ②优点:电路结构简单;有效状态只含一个1（或0）,不需
要另加译码电路。 ③缺点:状态利用率低。24=16个状态中只用了4个状态
(2n－n个没用)。
（3）扭环形计数器
D0
Q0
数字电子技术第6章 时序逻辑电路
RD—异步置0端（低电平有效） 1 DIR—右移串行输入 1 DIL—左移串行输入 S0、S1—控制端 1 D0D1 D2 D3—并行输入
《数字电子技术》多媒体课件
山东轻工业学院
4、扩展：两片74LS194A扩展一片8位双向移位寄存器
《数字电子技术》多媒体课件
山东轻工业学院
例6.3.1的电路 （P276) 74LS194功能 S1S0=00,保持 S1S0=01,右移 S1S0=10,左移 S1S0=11,并入
（5）状态转换图
《数字电子技术》多媒体课件
山东轻工业学院
小结
1、时序逻辑电路的特点、组成、分类及描述方法； 2、同步时序逻辑电路的分析方法； 课堂讨论： 6.1，6.4
《数字电子技术》多媒体课件
山东轻工业学院
6.3 若干常用的时序逻辑电路
寄存器和移位寄存器 时序 逻辑电路 计数器 顺序脉冲发生器 序列信号发生器
移位寄存器不仅具有存储功能，且还有移位功能。 可实现串、并行数据转换，数值运算以及数据处理。 所谓“移位”，就是将寄存器所存各位数据，在每个移 位脉冲的作用下，向左或向右移动一位。
2、类型： 根据移位方向，分成三种：
左移 寄存器 (a) 右移 寄存器 (b) 双向 移位 寄存器 (c)
《数字电子技术》多媒体课件
学习要求 ：
* *
自学掌握
1. 掌握寄存器和移位寄存器的概念并会使用； 2. 掌握计数器概念，熟练掌握中规模集成计数器74161 和74160的功能，熟练掌握用160及161设计任意进制计 数器的方法。
《数字电子技术》多媒体课件
山东轻工业学院
6.3.1寄存器和移位寄存器
一、寄存器
寄存器是计算机的主要部件之一， 它用来暂时存放数据或指令。
数字电子技术 时序逻辑电路的分析与设计 国家精品课程课件
《数字电子技术》精品课程——第6章
FF0
FF1
1J
Q0 1J
Q1
时序逻辑电路的分析与设计
&Z
FF2
1J
Q2
C1
C1
C1
1K
1K
1K
Q0
Q1
Q2
CP
➢驱动方程：
《数字电子技术》精品课程——第6章 时序逻辑电路的分析与设计
② 求状态方程
JK触发器的特性方程：
Qn1 JQ n KQn
将各触发器的驱动方程代入，即得电路的状态方程：
简化状态图（表）中各个状态。 （4）选择触发器的类型。
（5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计 电路的输出方程和驱动方程。
（6）根据输出方程和驱动方程画出逻辑图。
返回 （7）检查电路能否自启动。
《数字电子技术》精品课程——第6章 时序逻辑电路的分析与设计
2．同步计数器的设计举例
驱动方程： T1 = X T2 = XQ1n
输出方程: Z= XQ2nQ1n
（米利型）
2.写状态方程
T触发器的特性 方程为：
Qn1 TQn TQn
Q 1nQ1QX21nn TX1QQ1n1nXTQX11nQ1n X Q1n
Q1n
Qn1 2
T2 Q2n
T2Qn2
T Q n 将T1、 T2代入则得X到Q两1n Q2n XQ1nQn2
0T1 = X0 0 0 0 0 0
0
求T1、T2、Z
0T2
0
=ZX=01QX1nQ10 2nQ010n
0 0
0 1
1 0
0 0
由状态方程
求Q2n+1 、 Q1n+1
数字电子技术基础 第六章
米利型：
输出信号不仅取决于存储电路的状态，还取决于输入变量。
穆尔型：
输出信号仅仅取决于存储电路的状态。是米利型的特例。
状态机：State Machine简称SM。或称算法状态机 (Algorithmic State Machine，简称ASM)。
6.2 时序逻辑电路的分析方法
6.2.1 同步时序逻辑电路的分析方法 分析步骤：
6.3.2 计数器
数字电路中使用最广泛。不仅可以用于对时钟脉 冲计数，还可以用于分频、定时、产生节拍脉冲 和脉冲序列以及进行数字运算。
分类：
按触发器是否同时翻转：同步和异步 按计数过程中数字增减：加法计数器、减法计数器和
可逆计数器。 按编码方式：二进制计数器、二-十进制计数器、格
雷码计数器等。 按计数容量分：如十进制计数器、六十进制计数器等。
两个部分。 2、存储电路的输出状态必须反馈到组合电路的
输入端，与输入信号一起，共同决定组合逻辑电 路的输出。
图6.1.1 串行加法器电路
图6.1.2 时序逻辑电路的结构框 图
几个概念
同步时序电路：
所有触发器状态的变化都是在同一时钟信号操作下同时发生的。
异步时序电路：
触发器状态的变化不是同时发生的。
例 6.2.3 P256-P266 图6.2.3 例6.2.3的时序逻辑电路
图6.2.4 图6.2.3电路的状态转换图
三、状态机流程图（SM图）
State machine flowchart,或State machine chart
采用类似于编写计算机程序时使用的程序流程图 的形式。
使用的图形符号有三种：状态框、判断框和条件 输出框。
图6. 3.12 例6.3.10电路的时序图
输出信号不仅取决于存储电路的状态，还取决于输入变量。
穆尔型：
输出信号仅仅取决于存储电路的状态。是米利型的特例。
状态机：State Machine简称SM。或称算法状态机 (Algorithmic State Machine，简称ASM)。
6.2 时序逻辑电路的分析方法
6.2.1 同步时序逻辑电路的分析方法 分析步骤：
6.3.2 计数器
数字电路中使用最广泛。不仅可以用于对时钟脉 冲计数，还可以用于分频、定时、产生节拍脉冲 和脉冲序列以及进行数字运算。
分类：
按触发器是否同时翻转：同步和异步 按计数过程中数字增减：加法计数器、减法计数器和
可逆计数器。 按编码方式：二进制计数器、二-十进制计数器、格
雷码计数器等。 按计数容量分：如十进制计数器、六十进制计数器等。
两个部分。 2、存储电路的输出状态必须反馈到组合电路的
输入端，与输入信号一起，共同决定组合逻辑电 路的输出。
图6.1.1 串行加法器电路
图6.1.2 时序逻辑电路的结构框 图
几个概念
同步时序电路：
所有触发器状态的变化都是在同一时钟信号操作下同时发生的。
异步时序电路：
触发器状态的变化不是同时发生的。
例 6.2.3 P256-P266 图6.2.3 例6.2.3的时序逻辑电路
图6.2.4 图6.2.3电路的状态转换图
三、状态机流程图（SM图）
State machine flowchart,或State machine chart
采用类似于编写计算机程序时使用的程序流程图 的形式。
使用的图形符号有三种：状态框、判断框和条件 输出框。
图6. 3.12 例6.3.10电路的时序图
数字电子技术第6章时序逻辑电路简明教程PPT课件
6.2.2 同步时序逻辑电路分析举例 【例题6.1】 分析如图6-3所示的时序电路的逻辑功能。写出电路的驱动方程、状态 方程和输出方程，计算出状态转换表，画出状态转换图和时序图，说明电路能否自 启动。
图6-3 例题6.1的逻辑电路
解：该电路为同步时序电路 (1) 写出触发器的驱动方程。
J 1 K1 Q3 J 2 K 2 Q1 J Q Q ；K Q 1 2 3 3 3
n n n Q3 Q2 Q1
n 1 n 1 n 1 Y Q3 Q2 Q1
0 0 0 0 1
0 0 1 1 0
0 1 0 1 0
0 0 0 1 0
0 1 1 0 0
1 0 1 0 0
0 0 0 0 1 1 1 1
1 0 1 1 1 0 1 1 1
0 1 1 0 1 0 0 0 1
最后还要检查一下得到的状态转换表是否包含了电路所有可能出现的状态。由 于的状态组合共有8种，而根据上述计算过程列出的状态转换表中只有5种，缺少101、 110、111这3种状态。所以还需要将这3种状态分别代入状态方程和输出方程进行计 算，并将计算结果列入表中。至此，才得到完整的状态转换表。 (5) 画出状态转换图。 若以圆圈表示电路的各个状态，以箭头表示状态转换的方向，同时还在箭头旁注明 了状态转换前的输入信号的取值和输出值，这样便得到了时序电路的状态转换图。通常将 输入信号的取值写在斜线之上，将输出值写在斜线以下。
6.1.3 时序逻辑电路的功能描述 时序电路一般可以用驱动方程、状态方程和输出方程来描述。 图6-2中的X(x1，x2，…，xi)为时序逻辑电路的输入信号，Y(y1，y2，…，yj)为 输出信号，Z(z1，z2，…，zk)为存储电路的输入信号，Q(q1，q2，…，ql)为存储 电路的输出信号，也表示时序逻辑电路的状态。这些信号之间的逻辑关系可以用3 个方程组来描述。
数字电子技术基础课件 第6章2(共35张PPT)
2、可以用一个或多个十进制计数器组成任意进制的计数器，具体可以采用 置零法和置数法。
作业：第4版 P302 题5.9 题 5.10 第5版 P349 题6.12 题6.14
异步二进制加法计数器 异步二进制减法计数器
（三）、任意进制计数器的构成方法
（一）、同步计数器 1、同步二进制加法计数器
10110 11
+
1
1011100
用T触发器构成的
同步二进制加法计数器
驱动方程
将驱动方程代入如下特性方程得状态方程
状态方程
输出方程
状态转换表
状态转换图
时序图
2、同步二进制减法计数器
第六章 时序逻辑电路
一、概述
二、同步时序逻辑电路的分析方法 三、若干常用时序逻辑电路
1、寄存器和移位寄存器
2、计数器
四、同步时序逻辑电路的设计方法
第一讲
第二讲
第三讲
第六章 时序逻辑电路 (第二讲）
计数器
计数器是典型的时序电路，所谓计数，就是统计时 钟脉冲（CLK）的个数。还可以用于分频、定时、产 生节拍脉冲和脉冲序列以及进行数字运算等。
10110 0 0
-
1
用T触发器构成的
同步二进制减法计数器
3、同步十进制 加法计数器
驱动方程
状态方程
输出方程
CQ0Q3
状态转换表
状态转换图
同步十进制加法计数器74160
同步计数器同样有传输延迟时间，但触发器之间无延迟，而是共同对被计数CLK的延迟。
四、同步时序逻辑电路的设计方法
+
1
关于同步计数器的传输延时时间问题
2、 由下降沿T触发器构成的异步二进制减法计数器
作业：第4版 P302 题5.9 题 5.10 第5版 P349 题6.12 题6.14
异步二进制加法计数器 异步二进制减法计数器
（三）、任意进制计数器的构成方法
（一）、同步计数器 1、同步二进制加法计数器
10110 11
+
1
1011100
用T触发器构成的
同步二进制加法计数器
驱动方程
将驱动方程代入如下特性方程得状态方程
状态方程
输出方程
状态转换表
状态转换图
时序图
2、同步二进制减法计数器
第六章 时序逻辑电路
一、概述
二、同步时序逻辑电路的分析方法 三、若干常用时序逻辑电路
1、寄存器和移位寄存器
2、计数器
四、同步时序逻辑电路的设计方法
第一讲
第二讲
第三讲
第六章 时序逻辑电路 (第二讲）
计数器
计数器是典型的时序电路，所谓计数，就是统计时 钟脉冲（CLK）的个数。还可以用于分频、定时、产 生节拍脉冲和脉冲序列以及进行数字运算等。
10110 0 0
-
1
用T触发器构成的
同步二进制减法计数器
3、同步十进制 加法计数器
驱动方程
状态方程
输出方程
CQ0Q3
状态转换表
状态转换图
同步十进制加法计数器74160
同步计数器同样有传输延迟时间，但触发器之间无延迟，而是共同对被计数CLK的延迟。
四、同步时序逻辑电路的设计方法
+
1
关于同步计数器的传输延时时间问题
2、 由下降沿T触发器构成的异步二进制减法计数器
数字电路数字电子技术第6章
将加法计数器和减法计数器合并起来，并引入一加/减控制信号X便构成4位二进 制同步可逆计数器，各触发器的驱动方程为：
J0 K0 1
J1 K1 XQ0 X Q0
J 2 K2 XQ0Q1 X Q0 Q1
J3 K3 XQ0Q1Q2 X Q0 Q1 Q2
数字电子技术基础
Q3 Q2
6.3 计数器
FF0：每来一个CP，向相反的状态翻转一次。所以选：J0=K0=1
Q1
Q0 1
FF3 Q 1J & C1
FF2 Q 1J & C1 1K & R Q
FF1
1J Q ∧
FF0
1J C1 1K R CP 计数脉冲 CR 清零脉冲 ∧ 下一页
∧
C1
1K & R
1K R
数字电子技术基础
n Q1n 1 Q0 Q1n
X=1时的状态图
Q 1Q 0 00 /1 10 /0 /0 01
n 输出方程简化为： Z Q1n Q0
n Z ( X Q1n ) Q0 作出X=1的状态表：
现
态
次
态
输 出 Z
Q1 n Q0 n
Q1 n+1 Q0 n+1
完整的状态图
0/0
00 1/1 0/1 10
工作原理： 4个JK触发器都接成T’触发器。 每来一个CP的下降沿时，FF0向相反的状态翻转一次；
每当Q0由1变0，FF1向相反的状态翻转一次；
每当Q1由1变0，FF2向相反的状态翻转一次； 每当Q2由1变0，FF3向相反的状态翻转一次。
数字电子技术基础
上一页
下一页
回目录
退出
J0 K0 1
J1 K1 XQ0 X Q0
J 2 K2 XQ0Q1 X Q0 Q1
J3 K3 XQ0Q1Q2 X Q0 Q1 Q2
数字电子技术基础
Q3 Q2
6.3 计数器
FF0：每来一个CP，向相反的状态翻转一次。所以选：J0=K0=1
Q1
Q0 1
FF3 Q 1J & C1
FF2 Q 1J & C1 1K & R Q
FF1
1J Q ∧
FF0
1J C1 1K R CP 计数脉冲 CR 清零脉冲 ∧ 下一页
∧
C1
1K & R
1K R
数字电子技术基础
n Q1n 1 Q0 Q1n
X=1时的状态图
Q 1Q 0 00 /1 10 /0 /0 01
n 输出方程简化为： Z Q1n Q0
n Z ( X Q1n ) Q0 作出X=1的状态表：
现
态
次
态
输 出 Z
Q1 n Q0 n
Q1 n+1 Q0 n+1
完整的状态图
0/0
00 1/1 0/1 10
工作原理： 4个JK触发器都接成T’触发器。 每来一个CP的下降沿时，FF0向相反的状态翻转一次；
每当Q0由1变0，FF1向相反的状态翻转一次；
每当Q1由1变0，FF2向相反的状态翻转一次； 每当Q2由1变0，FF3向相反的状态翻转一次。
数字电子技术基础
上一页
下一页
回目录
退出
数字电子技术基础6时序逻辑电路
Q* Q1 Q2 Q3 Q2Q3 3
Q1 Q3 * Q2 * Q1 * Y
输 出 方 程
Y Q2Q3
Q1 Y
CLK Q3 Q2
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 1 1 1 0 0
0 1 1 0 0 1 0 0
1 0 1 0 1 0 0 0
DI 串行 输入
D Q3 Q D Q2 Q D Q1 D Q0 Q
0 0 0 0 0 0 1 1
0 0 0 0 0 1 0 1 0 缺少111为 0 1 1 初态的情况 1 0 0 1 0 1 1 1 0 1 1 1
0 0 0 0 0 0 1 1
7进制计数器
其中Q3Q2Q1为计数状态，Y为进位
我们可以把状态转换表表示为状态转换图的形式
/Y /0 /0
CLK Q3 0 1 0 0
*
Q
* 3
Q Q Q (Q )
1 2 3 0
C Q0Q3
设初态为0000
作状态转换图
可以看出这是一个异步十进制加法计数器！ 3. 检验其能否自动启动 ？
什么叫 “自动启动” ? 四个触发器本应有十六个稳定状态 ，可 上图电路的状态图中只有十个状态。如果由 于某种原因进入了其余的六个状态当中的任 一个状态，若电路能够自动返回到计数链 ( 即有效循环 ) ，人们就称其为能自动启动。
*6.2.3
异步时序逻辑电路的分析方法
例6.2.4 分析图6.2.10所示电路的逻辑功能。
1、写三大方程
驱 动 方 程 状 Q0 Q 0 cp0 Q 0 (cp0 ) * 态 Q1 Q 3 Q 1 (cp1 ) Q 3 Q 1 (Q0 ) * 方 Q2 Q 2 (cp2 ) Q 2 (Q1 ) 程 *
Q1 Q3 * Q2 * Q1 * Y
输 出 方 程
Y Q2Q3
Q1 Y
CLK Q3 Q2
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 1 1 1 0 0
0 1 1 0 0 1 0 0
1 0 1 0 1 0 0 0
DI 串行 输入
D Q3 Q D Q2 Q D Q1 D Q0 Q
0 0 0 0 0 0 1 1
0 0 0 0 0 1 0 1 0 缺少111为 0 1 1 初态的情况 1 0 0 1 0 1 1 1 0 1 1 1
0 0 0 0 0 0 1 1
7进制计数器
其中Q3Q2Q1为计数状态，Y为进位
我们可以把状态转换表表示为状态转换图的形式
/Y /0 /0
CLK Q3 0 1 0 0
*
Q
* 3
Q Q Q (Q )
1 2 3 0
C Q0Q3
设初态为0000
作状态转换图
可以看出这是一个异步十进制加法计数器！ 3. 检验其能否自动启动 ？
什么叫 “自动启动” ? 四个触发器本应有十六个稳定状态 ，可 上图电路的状态图中只有十个状态。如果由 于某种原因进入了其余的六个状态当中的任 一个状态，若电路能够自动返回到计数链 ( 即有效循环 ) ，人们就称其为能自动启动。
*6.2.3
异步时序逻辑电路的分析方法
例6.2.4 分析图6.2.10所示电路的逻辑功能。
1、写三大方程
驱 动 方 程 状 Q0 Q 0 cp0 Q 0 (cp0 ) * 态 Q1 Q 3 Q 1 (cp1 ) Q 3 Q 1 (Q0 ) * 方 Q2 Q 2 (cp2 ) Q 2 (Q1 ) 程 *
第六章_清华1 ppt课件
用A（1位）表示输入数据
用Y（1位）表示输出（检测结果）
三、规定电路状态的编码
《数字电子技术基本教程》
取n=2，取 Q1Q 0 的00、01、10为S0、S1、S2 则，
Q1*AQ 1AQ 0 Q0*AQ1Q0 Y AQ1
《数字电子技术基本教程》
四、选用JK触发器，求方程组
Q1*AQ 1AQ 0 Q0*AQ1Q0 Y AQ1
异步置0
《数字电子技术基本教程》
CLR D K L D EE P 工T 作模式 X 0 X X X 置0 1 0 X X 预置数 X 1 1 0 1 保持 X 1 1 X 0 保持（C=0） 1 1 1 1 计数
（3）任意进制计数器的构成方法
《数字电子技术基本教程》
用已有的N进制芯片，组成M进制计数器，是常用的方法。
AQ1Q2 AQ1Q2
Q 2Q 1
Q
* 2
Q
* 1
Y
A
0
1
00 01/1 11/0
01 10/0 00/0
10 11/0 01/0
11 00/0 10/1
二、状态转换图
《数字电子技术基本教程》
四、时序图
《数字电子技术基本教程》
6.3 常用的时序逻辑电路
《数字电子技术基本教程》
6.3.1 寄存器
T0始终等于1
《数字电子技术基本教程》
《数字电子技术基本教程》
器件实例：SN74163
《数字电子技术基本教程》
同步置0
CLR KL D EP ET 工作模式 0 X X X 置零 1 0 X X 预置数
X 1 1 0 1 保持 X 1 1 X 0 保持（C=0）
1 1 1 1 计数
数字电子电路课件第6章6.1
6.1 时序逻辑电路概述
一、时序逻辑电路与组合逻辑电路的区别：
• 组合逻辑电路：任何 一个时刻的输出信号
仅取决于当时的输入 信号。
• 时序逻辑电路：任何 时刻的输出不仅取决 于该时刻的输入，而 且还取决于电路原来 的工作状态。
二、时序电路的组成：
外输入
输入 内输入
组合电路
外输出 输出 内输出
特点：
B、并行转换成串行
并入串出：一起进，一个一个出 例
（2）作为脉冲节拍延迟
n位数码串入串出时，使输出比输入延迟n个CP 脉冲，从而起到节拍延迟作用。
延迟时间 td= n TCP
其中，TCP 为移存脉冲的周期， n 为移存器的位数
（3）构成计数分频电路、序列信号发生器等 GO
并 CP
入 RD 串
1R D
Q1
2R D
Q2
3R D
Q3
4R D
Q4
5R D
串出 Q5
出
1
&
&
&
&
&&源自&&
&
GO
并入： Vi1
Vi2
Vi3
Vi4
1. RD加负脉冲
相应的与非门开放
Q1= Q2 = Q3 = Q4 = 1
2. M = 1 在CP脉冲作用下，各级并入。
串出：
Q1=D=Vi1 Q2=D=Vi2
1. M = 0 D1 = 0 D2 = Q1 D3 = Q2 D4 = Q3
CP
并行
取样 Q1
1
Q2 1
Q3 0 Q4 0
Q5
1 并入
00 1 串出
一、时序逻辑电路与组合逻辑电路的区别：
• 组合逻辑电路：任何 一个时刻的输出信号
仅取决于当时的输入 信号。
• 时序逻辑电路：任何 时刻的输出不仅取决 于该时刻的输入，而 且还取决于电路原来 的工作状态。
二、时序电路的组成：
外输入
输入 内输入
组合电路
外输出 输出 内输出
特点：
B、并行转换成串行
并入串出：一起进，一个一个出 例
（2）作为脉冲节拍延迟
n位数码串入串出时，使输出比输入延迟n个CP 脉冲，从而起到节拍延迟作用。
延迟时间 td= n TCP
其中，TCP 为移存脉冲的周期， n 为移存器的位数
（3）构成计数分频电路、序列信号发生器等 GO
并 CP
入 RD 串
1R D
Q1
2R D
Q2
3R D
Q3
4R D
Q4
5R D
串出 Q5
出
1
&
&
&
&
&&源自&&
&
GO
并入： Vi1
Vi2
Vi3
Vi4
1. RD加负脉冲
相应的与非门开放
Q1= Q2 = Q3 = Q4 = 1
2. M = 1 在CP脉冲作用下，各级并入。
串出：
Q1=D=Vi1 Q2=D=Vi2
1. M = 0 D1 = 0 D2 = Q1 D3 = Q2 D4 = Q3
CP
并行
取样 Q1
1
Q2 1
Q3 0 Q4 0
Q5
1 并入
00 1 串出
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
三、描述其逻辑功能的方程组
y1 = f1(x1 , x2 , ..., xi ,q1 ,q2 , ...,ql ) ......
y
j
=
f1(x1 , x2 , ..., xi ,q1 ,q2 , ...,ql
)
状态方程
q1* = h1(z1 , z2 , ..., zk ,q1 ,q2 , ...,ql ) ...... ql* = hl (z1 , z2 , ..., zk ,q1 ,q2 , ...,ql )
方案一、异步清零R’D
/0 /0 /0
/C
/1
/0
/0
/0
/0 /0 /0
• 进位信号
进位信号可以从Q输出端中选择，也可以构造进位信号。特点:周 期为计数循环的周期；而且，一个计数周期内只有一次变化。
构造标准的进位信号条件： 1. 在时序逻辑的最后一个状态(最大状态)为特殊电平(高/低电平) 2. 特殊电平只持续1个脉冲周期
• 改进电路
复位信号作用时间短，清零不可靠 仿真图
改进电路
延长清零信号长度到半个脉冲周期 改进电路仿真图
方案二、同步置零法LD’
/0 /0 /1 /0
/0 /0
/0 /C
/0
/0 /0
仿真图
方案三、同步置数法LD’ 优点： 可以利用原来电路的进位输出端
/0 /0 /1 /0
/0 /0
/0 /C
输出方程
z1 = g1(x1 , x2 , ..., xi ,q1 ,q2 , ...,ql )
......
zk = g1(x1 , x2 , ..., xi ,q1 ,q2 , ...,ql )
驱动方程
四、时序电路的分类
按电路中触发器的动作特点可分为：同步时序逻辑电路 异步时序逻辑电路
要求：连续输入三个或三个以上1时 CLK 输出为1,其他情况下输出为0。
“111”
Y
序列检测器
三、状态分配 取n=2，令Q1Q0的00、01、10为S0S1S2
Q1* XQ1 XQ0 Q0* XQ1Q0 Y XQ1
四、选用JK触发器，求方程组
Q1* XQ1 XQ0
Q0* XQ1Q0
74191时序图例子
74191功能表
CLK I S LD
X 11 X X0
01 01
U D 工作状态 X 保持 X 置数(异步) 0 加计数 1 减计数
b.双时钟式74193
2.十进制计数器
①十进制加法计数器74160
74160功能表
CLK RD LD EP ET 工作状态 X 0 X X X 清0（异步）
周期包含的脉冲个数N，也称N进制(计数器)。
一、同步计数器
1. 四位二进制加法计数器
第1步：驱动方程，输出方程和状态方程
C=Q3Q2Q1Q0
Q0 * = Q0' Q1* = Q0 Q1 Q2 * = (Q0Q1) Q2 Q3 * = (Q0Q1Q2 ) Q3
第2步：根据计算得到状态转换表
[题6.19] 10*3=30
[题6.22]使用74160构成365进制计数器 进位这样连接也可以
[题6.24]时序电路的分析
0000 1001 1000 0111 0110 0101 0100 0011 0010 0001
[题6.30]用常用的时序逻辑电路设计，要求可以自启动。
CLK
红
黄
绿
0
1 1 1 1 计数
6.4 同步时序逻辑电路的设计方法
分析: 逻辑图→三组方程→通过计算→状态转换表→状态转换图或时序图
设计步骤: 1. 逻辑抽象:确定I/O变量,用字母表示,并进行逻辑赋值；
确定逻辑过程状态的数量和意义,用符号表示,建立原始状态图； 2.状态化简:合并等价状态(三同条件),尽量减少状态数量； 3.状态分配/编码:确定编码位数,2n-1<M≤2n ；
X 0时，Q1 *Q0* 00，Y 0 X 1时，Q1 *Q0* 10，Y 1
经检验此电路可以自启动
如选择DFF，求驱动方程更简单！
Q1* XQ1 XQ0
Q0* XQ1Q0
D1 X (Q1 Q0 ) X (Q0Q1)' D0 XQ1Q0
Ti = Qi-1Qi-2 ......Q0
i-1
= Qj i = 1, 2, ......,n -1
j=0
现态
驱动方程
次态
T4=Q0Q1Q2Q3
同步4位二进制加法计数器74161
CLK RD LD EP ET 工作状态 X 0 X X X 清零（异步） 1 0 X X 置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
②十进制减法计数器
③十进制可逆计数器 基本原理一致，电路只用到0000 -- 1001的十个状态 实例器件 单时钟：74190,74168 双时钟：74192
二、异步计数器 1.二进制计数器
Q2Q1Q0
000
001
010
011
111
110
101
100
1 23 4 5 6 78
Q0
Q1
t
Q2
t
t
异步时序电路延迟时间具有积累特性，限制了工作速度！
步骤： 1. 分析74161的逻辑功能，以及特点 2. 决定采用同步端，还是异步端 3. 选取状态，连接电路
[题6.13] M=0,8进制； M=1,6进制。
[题6.15] A=0,10进制 A=1,12进制
[题6.20] (53)16=5*161+3*160=83
[题6.18] 7*9=63
0
0
0
1
1
0
0
2
0
1
0
3
1
5
0
0
1
6
0
1
0
7
1
0
0
8
0
0
0
计数器仅仅起提供合适的时序的作用，计数作用不明显了。
[题6.30]答案一
用74161的低三位产生8个循环的状态。用R,G,Y分别表示
第1步：三组方程
Y Q2Q3
J1 (Q2Q3 J2 Q1 ,
), K
2
K1 1 (Q1Q3 )
J3 Q1Q2 ,
K 3 Q2
输出方程 驱动方程
JKFF特性方程Q* JQ K Q
Q1* (Q2Q3 ) Q1 Q2* Q1Q2 Q1Q3Q2 Q3* Q1Q2Q3 Q2Q3
1 0 X X 置数（同步） X 1 1 0 1 保持(包括C) X 1 1 X 0 保持（C=0）
1 1 1 1 计数
十进制计数器74160分频特性
TCP
4TCP
6TCP
CP 1 2 3 4 5 6 7 8 9 A
Q0 Q1 Q2 Q3 C
T=10TCP
TQ2=10TCP
Q0二分频， Q1五分频， Q2、Q3、C都是十分频。
用代码代替符号表示状态,编码方案不同,电路结构不同； 4.求出三组方程:根据状态图直接求输出输出和状态方程,选定
触发器类型,并推导出驱动方程； 5.画出逻辑图:通过输出方程和驱动方程画出时序逻辑电路图； 6.验证能否自启动:检查无效状态是否形成无效循环。
例6.4.2. 设计一个串行数据检测器。 X
Y XQ1
Q1* XQ1 XQ0 (Q1 Q1) ( XQ0 )Q1 ( X )Q1
Q0* XQ1Q0 ( XQ1)Q0 1Q0
J1 XQ0 , K1 X
五、画逻辑图
J0 XQ1, K0 1
六、检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别求X=0/1下 的次态和现态下的输出，得到：
6.3 若干常用时序逻辑电路 6.3.1 寄存器和移位寄存器 一、寄存器(Register)
功能：寄存二进制代码。
7475
74175
二、移位寄存器(shift register) 功能：存储的代码能够在移位脉冲的作用下依次左移或右移。 应用：数据的串行—并行转换、数值运算以及数据处理等。 分类：右移、左移、双向。
清零端和置数端可以改变 计数器状态变化规律！
次态=现态 - 1 四位二进制减法计数器状态图
4位二进制减法计数器及其结构特点
Ti = Q 'i-1 Q 'i-2 ......Q '0
i-1
= Q 'j i = 1, 2, ......,n -1
j=0
现态 1 0 1 1 1 0 0
-
1
----------------------
状态方程
第2步：计算求状态转换表
第3步: 求状态转换图 111这个状态只能被光顾一次
第4步: 求时序图(波形图) 功能总结
例6.2.3说明异步时序逻辑电路，分析其逻辑功能，画出状 态图和时序图。
异步电路的分析过程和同步电路相同；不同的是触发条件 不是同时满足，所以计算状态方程的时候要格外注意！
五、本章重点 • （同步）时序电路的分析方法； • （同步）时序电路的设计方法； • 常用电路的功能及其使用方法。
6.2 时序电路的分析方法
6.2.1 同步时序电路的分析方法 步骤：逻辑图→三组方程→通过计算→状态转换表→状态转换
图或时序图 (可能的话，用文字描述功能)。
例6.2.1 分析七进制加法(递增)计数器。
Y XQ1
第六章 习 题
[题6.6]时序逻辑电路分析
y1 = f1(x1 , x2 , ..., xi ,q1 ,q2 , ...,ql ) ......
y
j
=
f1(x1 , x2 , ..., xi ,q1 ,q2 , ...,ql
)
状态方程
q1* = h1(z1 , z2 , ..., zk ,q1 ,q2 , ...,ql ) ...... ql* = hl (z1 , z2 , ..., zk ,q1 ,q2 , ...,ql )
方案一、异步清零R’D
/0 /0 /0
/C
/1
/0
/0
/0
/0 /0 /0
• 进位信号
进位信号可以从Q输出端中选择，也可以构造进位信号。特点:周 期为计数循环的周期；而且，一个计数周期内只有一次变化。
构造标准的进位信号条件： 1. 在时序逻辑的最后一个状态(最大状态)为特殊电平(高/低电平) 2. 特殊电平只持续1个脉冲周期
• 改进电路
复位信号作用时间短，清零不可靠 仿真图
改进电路
延长清零信号长度到半个脉冲周期 改进电路仿真图
方案二、同步置零法LD’
/0 /0 /1 /0
/0 /0
/0 /C
/0
/0 /0
仿真图
方案三、同步置数法LD’ 优点： 可以利用原来电路的进位输出端
/0 /0 /1 /0
/0 /0
/0 /C
输出方程
z1 = g1(x1 , x2 , ..., xi ,q1 ,q2 , ...,ql )
......
zk = g1(x1 , x2 , ..., xi ,q1 ,q2 , ...,ql )
驱动方程
四、时序电路的分类
按电路中触发器的动作特点可分为：同步时序逻辑电路 异步时序逻辑电路
要求：连续输入三个或三个以上1时 CLK 输出为1,其他情况下输出为0。
“111”
Y
序列检测器
三、状态分配 取n=2，令Q1Q0的00、01、10为S0S1S2
Q1* XQ1 XQ0 Q0* XQ1Q0 Y XQ1
四、选用JK触发器，求方程组
Q1* XQ1 XQ0
Q0* XQ1Q0
74191时序图例子
74191功能表
CLK I S LD
X 11 X X0
01 01
U D 工作状态 X 保持 X 置数(异步) 0 加计数 1 减计数
b.双时钟式74193
2.十进制计数器
①十进制加法计数器74160
74160功能表
CLK RD LD EP ET 工作状态 X 0 X X X 清0（异步）
周期包含的脉冲个数N，也称N进制(计数器)。
一、同步计数器
1. 四位二进制加法计数器
第1步：驱动方程，输出方程和状态方程
C=Q3Q2Q1Q0
Q0 * = Q0' Q1* = Q0 Q1 Q2 * = (Q0Q1) Q2 Q3 * = (Q0Q1Q2 ) Q3
第2步：根据计算得到状态转换表
[题6.19] 10*3=30
[题6.22]使用74160构成365进制计数器 进位这样连接也可以
[题6.24]时序电路的分析
0000 1001 1000 0111 0110 0101 0100 0011 0010 0001
[题6.30]用常用的时序逻辑电路设计，要求可以自启动。
CLK
红
黄
绿
0
1 1 1 1 计数
6.4 同步时序逻辑电路的设计方法
分析: 逻辑图→三组方程→通过计算→状态转换表→状态转换图或时序图
设计步骤: 1. 逻辑抽象:确定I/O变量,用字母表示,并进行逻辑赋值；
确定逻辑过程状态的数量和意义,用符号表示,建立原始状态图； 2.状态化简:合并等价状态(三同条件),尽量减少状态数量； 3.状态分配/编码:确定编码位数,2n-1<M≤2n ；
X 0时，Q1 *Q0* 00，Y 0 X 1时，Q1 *Q0* 10，Y 1
经检验此电路可以自启动
如选择DFF，求驱动方程更简单！
Q1* XQ1 XQ0
Q0* XQ1Q0
D1 X (Q1 Q0 ) X (Q0Q1)' D0 XQ1Q0
Ti = Qi-1Qi-2 ......Q0
i-1
= Qj i = 1, 2, ......,n -1
j=0
现态
驱动方程
次态
T4=Q0Q1Q2Q3
同步4位二进制加法计数器74161
CLK RD LD EP ET 工作状态 X 0 X X X 清零（异步） 1 0 X X 置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
②十进制减法计数器
③十进制可逆计数器 基本原理一致，电路只用到0000 -- 1001的十个状态 实例器件 单时钟：74190,74168 双时钟：74192
二、异步计数器 1.二进制计数器
Q2Q1Q0
000
001
010
011
111
110
101
100
1 23 4 5 6 78
Q0
Q1
t
Q2
t
t
异步时序电路延迟时间具有积累特性，限制了工作速度！
步骤： 1. 分析74161的逻辑功能，以及特点 2. 决定采用同步端，还是异步端 3. 选取状态，连接电路
[题6.13] M=0,8进制； M=1,6进制。
[题6.15] A=0,10进制 A=1,12进制
[题6.20] (53)16=5*161+3*160=83
[题6.18] 7*9=63
0
0
0
1
1
0
0
2
0
1
0
3
1
5
0
0
1
6
0
1
0
7
1
0
0
8
0
0
0
计数器仅仅起提供合适的时序的作用，计数作用不明显了。
[题6.30]答案一
用74161的低三位产生8个循环的状态。用R,G,Y分别表示
第1步：三组方程
Y Q2Q3
J1 (Q2Q3 J2 Q1 ,
), K
2
K1 1 (Q1Q3 )
J3 Q1Q2 ,
K 3 Q2
输出方程 驱动方程
JKFF特性方程Q* JQ K Q
Q1* (Q2Q3 ) Q1 Q2* Q1Q2 Q1Q3Q2 Q3* Q1Q2Q3 Q2Q3
1 0 X X 置数（同步） X 1 1 0 1 保持(包括C) X 1 1 X 0 保持（C=0）
1 1 1 1 计数
十进制计数器74160分频特性
TCP
4TCP
6TCP
CP 1 2 3 4 5 6 7 8 9 A
Q0 Q1 Q2 Q3 C
T=10TCP
TQ2=10TCP
Q0二分频， Q1五分频， Q2、Q3、C都是十分频。
用代码代替符号表示状态,编码方案不同,电路结构不同； 4.求出三组方程:根据状态图直接求输出输出和状态方程,选定
触发器类型,并推导出驱动方程； 5.画出逻辑图:通过输出方程和驱动方程画出时序逻辑电路图； 6.验证能否自启动:检查无效状态是否形成无效循环。
例6.4.2. 设计一个串行数据检测器。 X
Y XQ1
Q1* XQ1 XQ0 (Q1 Q1) ( XQ0 )Q1 ( X )Q1
Q0* XQ1Q0 ( XQ1)Q0 1Q0
J1 XQ0 , K1 X
五、画逻辑图
J0 XQ1, K0 1
六、检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别求X=0/1下 的次态和现态下的输出，得到：
6.3 若干常用时序逻辑电路 6.3.1 寄存器和移位寄存器 一、寄存器(Register)
功能：寄存二进制代码。
7475
74175
二、移位寄存器(shift register) 功能：存储的代码能够在移位脉冲的作用下依次左移或右移。 应用：数据的串行—并行转换、数值运算以及数据处理等。 分类：右移、左移、双向。
清零端和置数端可以改变 计数器状态变化规律！
次态=现态 - 1 四位二进制减法计数器状态图
4位二进制减法计数器及其结构特点
Ti = Q 'i-1 Q 'i-2 ......Q '0
i-1
= Q 'j i = 1, 2, ......,n -1
j=0
现态 1 0 1 1 1 0 0
-
1
----------------------
状态方程
第2步：计算求状态转换表
第3步: 求状态转换图 111这个状态只能被光顾一次
第4步: 求时序图(波形图) 功能总结
例6.2.3说明异步时序逻辑电路，分析其逻辑功能，画出状 态图和时序图。
异步电路的分析过程和同步电路相同；不同的是触发条件 不是同时满足，所以计算状态方程的时候要格外注意！
五、本章重点 • （同步）时序电路的分析方法； • （同步）时序电路的设计方法； • 常用电路的功能及其使用方法。
6.2 时序电路的分析方法
6.2.1 同步时序电路的分析方法 步骤：逻辑图→三组方程→通过计算→状态转换表→状态转换
图或时序图 (可能的话，用文字描述功能)。
例6.2.1 分析七进制加法(递增)计数器。
Y XQ1
第六章 习 题
[题6.6]时序逻辑电路分析