华师网络教育_本科_数字电路与逻辑设计_在线练习(整理)
数字电路和逻辑设计基础(含答案)
数字逻辑习题1.仅用NOR门来构造下面函数的逻辑网络：H=(XY)’Z’
2.仅用NAND门来构造下面的函数的逻辑网络：D=（A+B）B’
3.求出由下面逻辑网络产生的函数G的最简单形式
4.卡诺图化简：G（A，B，C，D）=Σm（2,3,4,7,8,14,15）
5. 卡诺图化简：G（A，B，C，D）=Σm（0,1,3,4,6,7,12,13,14）
6.卡诺图化简：G（A，B，C，D）=Σm（0,4,5,6，7,8,13,14,15）
7．卡诺图化简：G（A，B，C，D）=Σm（1,2,3,4,6,7,9,12,13）
8.采用一个组合电路来控制一个十进制的七段显示，此电路有4个输入，并提供用压缩十进制数表示的4位代码（0（d）=0000,……8(d)=1000,9(d)=1001）。
7个输出用来定义哪段激活，以显示给定的十进制数
（1）写出这个电路的真值表
（2）用sop形式表示真值表
（3）用pos形式表示真值表
（4）写出各段化简的表达式
7.时序电路分析
补充：。
(完整版)数字电路与逻辑设计试题与答案,推荐文档
数字电路与逻辑设计(1)班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
A ．6B ．7C ．8D ．9 2．余3码10001000对应的2421码为（ ）。
A ．01010101 B.10000101 C.10111011 D.111010113．补码1．1000的真值是（ ）。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。
A. E )]E D (C C [A F ⋅++=B. E)E D (C C A F ⋅++=C. E )E D C C A (F ⋅++= D. E)(D A F ⋅++=E C C 6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
数字电路与逻辑设计习题_4第四章组合逻辑电路剖析
数字电路与逻辑设计习题_4第四章组合逻辑电路剖析第四章组合逻辑电路一、选择题1．下列表达式中不存在竞争冒险的有。
A.Y=B +A BB.Y=A B+B CC.Y =A B C +ABD.Y =(A+B )A D 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。
A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。
A.1B.2C.4D.16 4.下列各函数等式中无冒险现象的函数式有。
A.B A AC C B F ++= B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++= 5．函数C B AB C A F ++=，当变量的取值为时，将出现冒险现象。
A.B=C=1B.B =C=0C.A =1，C=0D.A =0，B=0 6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = 。
A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有个。
A.1 B.2 C.3 D.4 E.8 8．在下列逻辑电路中，不是组合逻辑电路的有。
A.译码器B.编码器C.全加器 D.寄存器9．八路数据分配器，其地址输入端有个。
A.1B.2C.3D.4E.8 10．组合逻辑电路消除竞争冒险的方法有。
A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出位二进制代码。
A.2B.6C.7D.812．用三线-八线译码器74LS 138实现原码输出的8路数据分配器，应。
A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D C.A ST =1，BST =0，CST =D D.A ST =D ，BST =0，CST =013．以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。
华中师范大学网络学院《数字逻辑》试题库及答案
华中师范大学网络学院《数字逻辑》试题库及答案一、选择题1． 和二进制数(1100110111.001)等值的十六进制数学是( )。
A.337.2B.637.2C.1467.1D.c37.42． 是8421BCD 码的是（ ）A.1010B.0101C.1100D.11113． 和二进制码1100对应的格雷码是（ ）A.0011B.1100C.1010D.01014． 如下图，电路实现的逻辑功能F=（ ）A.ABB.0C.A+BD.15． TTL 电路中，高电平V H 的标称值是（ ）A.0.3VB.2.4VC.3.6VD.5V 6． 和逻辑式ABC A +__相等的式子是( ) A.ABC B.1+BC C.A D.BC A +___7． 若干个具有三态输出的电路输出端接到一点工作时，必须保证（ ）A.任何时候最多只能有一个电路处于三态，其余应处于工作态。
B.任何时候最多只能有一个电路处于工作态，其余应处于三态。
C.任何时候至少要有两个或三个以上电路处于工作态。
D.以上说法都不正确。
8． A+B+C+__A +A __B =（ ）A.AB.__AC.1D.A+B+C9． 下列等式不成立的是（ ）A.B A B A A +=+__B.(A+B)(A+C)=A+BCC.AB+AC+BC=AB+BCD.1________=+++B A AB B A B A10． ) (F ,)6,5,4,3,2,1,0(C)B,,F(A ==∑则m A.ABC B.A+B+C C.______C B A ++ D. ______C B A11． 欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是( )A.5B.6C.10D.5312． 一块数据选择器有三个地址输入端，则它的数据输入端应有（ ）。
A.3B.6C.8D.113． 或非门构成的基本RS 触发器，输入端SR 的约束条件是（ ） A.SR=0 B.SR=1 C.1____=+R S D.0____=+R S14． 在同步方式下，JK 触发器的现态Q n = 0，要使Q n+1 = 1，则应使（ ）。
数字电路与逻辑设计习题及参考答案
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则地是 D . A.C·C=C2 B.1+1=10 C.0<1 D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示. A. １ B. ２ C. ４ D. 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n2 D. 2n4. 逻辑函数地表示方法中具有唯一性地是 A .A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位地存储单元中，能够存储地最大无符号整数是 D .A.（256）10B.（127）10C.（128）10D.（255）106.逻辑函数F=B A A ⊕⊕)( = A .A.BB.AC.B A ⊕D. B A ⊕ 7．求一个逻辑函数F 地对偶式，不可将F 中地 B .A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C .A .A+B B.A+C C.（A+B ）（A+C ） D.B+C 9．在何种输入情况下，“与非”运算地结果是逻辑0. DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算地结果是逻辑1. AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为B . A.10 101 B.0010 0101 C.100101 D.1010112．不与十进制数（53.5）10等值地数或代码为C .A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.11)2D.(65.4)813．以下参数不是矩形脉冲信号地参数 D . A.周期 B.占空比 C.脉宽 D.扫描期14．与八进制数(47.3)8等值地数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用地BCD码有 D .A.奇偶校验码B.格雷码C.ASCII码D.余三码16.下列式子中，不正确地是(B)A.A+A=AB.A A1⊕=C.A⊕0=AD.A⊕1=A17.下列选项中，______是TTLOC门地逻辑符号.( C )18.下列选项中，叙述不正确地是( B )A.接入滤波电容引入是消除竞争冒险地方法之一.B.引入选通脉冲不能消除竞争冒险.C.修改逻辑设计，增加冗余项是常用地消除竞争冒险地方法.D.化简电路，减少逻辑器件数目，不能消除竞争冒险.19.下列选项中，不能实现Qn+1=n Q.(D)20.下列选项中，叙述不正确地是(B)A.任意两个不同地最小项之积，值恒为0.B.RAM地特点是一旦停电，所存储地内容不会丢失.C.在逻辑代数中，常用地逻辑运算是与非、或非、与或非、异或等.D.单向导电特性是半导体二极管最显著地特点.21. n位二进制计数器地模为(B)A.n2B.2nC.n2+1D.2n+122.下列选项中，______不是单稳态触发器地特点.(A) A.有一个稳定状态，有两个暂稳状态.B.暂稳状态维持一段时间后，将自动返回稳定状态.C.暂稳状态时间地长短与触发脉冲无关，仅决定于电路本身地参数.D.在外来触发脉冲地作用下，能够由稳定状态翻转到暂稳状态. 23.用四选一数据选择器实现函数Y=1A ·0A +1A ·A0，应使(D) A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0 C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=024.在下列逻辑电路中，是时序逻辑电路地有(B) A.加法器 B.读/写存储器 C.编码器D.数值比较器25. 函数F(A,B,C)=AB+BC+AC 地最小项表达式为( B ) .A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）26．8线—3线优先编码器地输入为I0—I7 ，当优先级别最高地I7有效时，其输出012Y Y Y ••地值是（ C ）.A ．111 B. 010 C. 000 D. 10127．十六路数据选择器地地址输入（选择控制）端有（ C ）个.A ．16 B.2 C.4 D.828. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据地移位过程是（ A ）. A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--011129．已知74LS138译码器地输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 ～Y0是( C ) . A. 11111101 B. 10111111 C. 11110111 D. 1111111130. 一只四输入端或非门，使其输出为1地输入变量取值组合有( D )种.A ．15B ．8C ．7D ．131. 随机存取存储器具有( A )功能. A.读/写 B.无读/写 C.只读 D.只写32．N 个触发器可以构成最大计数长度（进制数）为( D )地计数器. A.N B.2N C.N2 D.2N 33．某计数器地状态转换图如下， 其计数地容量为( B )A ． 八 B. 五 C. 四 D. 三34．已知某触发地特性表如下（A 、B( C ).A ． Qn+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n QB Q A Q +=+ D. Qn+1 ＝ B35． 有一个4位地D/A 转换器，设它地满刻度输出电压为10V ，当输入数字量为1101时，输出电压为（ A ）.A ． 8.125V B.4V C. 6.25V D.9.375V36．函数F=AB+BC ，使F=1地输入ABC 组合为( D )A ．ABC=000B ．ABC=010C ．ABC=101D ．ABC=11037．已知某电路地真值表如下，该电路地逻辑表达式为( C ). A ．C Y = B. AB C Y = C ．C AB Y += D ．C C B Y +=38．四个触发器组成地环行计数器最多有( D )个有效状态. A.4 B. 6 C. 8 D. 1639. 下列不属于数字逻辑函数地表示方法地是（B ）.A. 真值表B. 占空比C. 逻辑表达式D. 逻辑图40. 将（0.706）D 转换为二进制数（0.101101001）B ，两者地误差不大 于（A ）.A. 2-10B. 2-9C. 2-8D. 2-741. 下列四个不同进制地无符号数中，其值最小地是（C ）.A.（11001011）BB.（201）DC.（310）OD.（CA ）H42. 下列属于有权码地是（A ）.A ．2421码 B. 余3循环码 C. 格雷码 D. ASC Ⅱ码43. 下列函数中，是最小项表达式形式地是（A ）.A. BC A C B A Y+= B. D C A C AB Y +=C. BC ABC Y +=D. ABC C B A Y ＋=44. 已知某逻辑电路对应地逻辑函数表达式为AC B A C A F ++=中，（ ）地变化可能造成该逻辑电路产生竞争冒险（ ）.A. A 变量B. B 变量C. C 变量D. 都不会45. 函数F(A,B,C)=AB+BC+AC 地最小项表达式为( B ) .A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）46．8线—3线优先编码器地输入为I0—I7 ，当优先级别最高地I7有效时，其输出012Y Y Y ••地值是（ A ）.A ．111 B. 010 C. 000 D. 10147．十六路数据选择器地地址输入（选择控制）端有（ C ）个. A ．16 B.2 C.4 D.848．已知74LS138译码器地输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 ～Y0是( C ) . A. 11111101 B. 10111111 C. 11110111 D. 1111111149. 一只四输入端或非门，使其输出为1地输入变量取值组合有( D )种. A ．15 B ．8 C ．7 D ．1 50.已知逻辑函数与其相等地函数为（D ）.A ． B. C. D.51.一个数据选择器地地址输入端有3个时，最多可以有（C ）个数据信号输出. A.4 B.6 C.8 D.1652．四个触发器组成地环行计数器最多有( D )个有效状态.A.4B. 6C. 8D. 1653．N 个触发器可以构成最大计数长度（进制数）为( D )地计数器. A.N B.2N C.N2 D.2N54、.请判断以下哪个电路不是时序逻辑电路（C ）.A 、计数器B 、寄存器C 、译码器D 、触发器 55、函数F=AB+BC ，使F=1地输入ABC组合为( D )A ．ABC=000B ．ABC=010C ．ABC=101D ．ABC=11056、要实现n 1n Q Q =+,JK 触发器地J 、K 取值应为（B ）.A ．J=0，K=0 B. J=1，K=1 C. J=1，K=0 D. J=0，K=157、在下列逻辑电路中，不是组合逻辑电路地有（A ）.A. 寄存器B.编码器C.全加器D. 译码器 58、欲使D 触发器按Qn+1=Qn 工作，应使输入D=（C ）.A. 0B. 1C. QD. Q59、不与十进制数（53.5）10等值地数或代码为（ C ）.A.(01010011.0101)8421BCDB.(35.8)16C.(110101.11)2D.(65.4)860. 四个触发器组成地环行计数器最多有( D )个有效状态. A.4 B. 6 C. 8 D. 1661、函数F(A,B,C)=AB+BC+AC 地最小项表达式为( B ) .A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）62、已知某触发地特性表如下（A 、B 为触发器地输入）其输出信号地逻辑表达式为(C ).A B Qn+1 说明 0 0 Qn 保持 0 1 0 置0 1 0 1 置1 11Qn翻转A ． Qn+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n QB Q A Q +=+ D. Qn+1 ＝ B63、设图中所有触发器地初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0地是：（C ）图.A B C D64．逻辑函数F=AB+BC 地最小项表达式为（ c ）.A 、F=m2+m3+m6B 、F=m2+m3+m7C 、F=m3+m6+m7D 、F=m3+m4+m765. 测得某逻辑门输入A 、B 和输出F 地波形下图所示，则F （A ，B ）地表达式为（ C ）.A 、F=AB B 、F=A+BC 、F=A ⊕BD 、F= 66．DE BC A Y +=地反函数为Y =（ B ）. （A ）E D C B A Y +++⋅= (B) E D C B A Y +++⋅= (C) )(E D C B A Y +++⋅= (D) )(E D C B A Y +++⋅= 67．下列表达式中不存在竞争冒险地有 C .A.Y=B +ABB.Y=AB+B CC.Y=AB C +ABD.Y=(A+B )B D 68．用四选一数据选择器实现函数Y=0101A A A A +，应使 A . A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0 C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=069．欲使JK 触发器按Qn+1=Q n 工作，可使JK 触发器地输入端 B . A.J=Q,K=Q B.J=Q ,K=Q C.J=Q,K=1 D.J=0,K=Q70．把一个八进制计数器与一个四进制计数器串联可得到 D 进制计数器. A.8 B.4 C.12 D.3271．下列逻辑电路中为时序逻辑电路地是 C . A.译码器 B.加法器 C.计数器 D.数据选择器 72．以下式子中不正确地是（ C ） a ．1•A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝173．已知B A B B A Y ++=下列结果中正确地是（ C ） a ．Y ＝A b ．Y ＝BA B FABc ．Y ＝A ＋Bd ．B A Y +=74．以下错误地是（B ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加地电路叫全加器c ．实现两个一位二进制数和来自低位地进位相加地电路叫全加器d ．编码器可分为普通全加器和优先编码器75. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n2 D. 2地n 次方76．逻辑函数地表示方法中具有唯一性地是 A .A .真值表 B.表达式 C.逻辑图 D.以上都具有唯一性77．一个16选一地数据选择器，其地址输入（选择控制输入）端有 （C ）个. A.1 B.2 C.4 D.1678．五个D 触发器构成环形计数器，其计数长度为 D . A.5 B.10 C.25 D.3279. 表示十六进制数16个数码，需要二进制数码地位数是（B ）. A ．2位 B. 4位 C. 3位 D. 10位80. 下列四个不同进制地无符号数中，其值最大地是（A ）. A ．二进制数 11001011 B. 十进制数 201 C ．八进制数 310 D. 十六进制数CA81. 逻辑关系为“一件事情地发生是以其相反地条件为依据”地逻辑门是（B ）. A ．与门 B. 非门 C. 异或门 D. 同或门82 下列函数中，是最小项表达式形式地是（ A ）. A. BC A C B A Y+= B. Y=ABC+ACDC. Y=ABC+BCD. ABC CB A Y ＋=83. 二进制8421码0111对应地余3循环码为（C ）. A. 0100 B. 0101 C. 1111 D. 001184. 已知某逻辑电路对应地逻辑函数表达式为C AB C A D A F++=中，哪个变量地变化可能造成该逻辑电路产生竞争冒险（ A ）. A. A 变量 B. B 变量 C. C 变量 D. D 变量 85. 表1所示地某电路地真值表所代表地逻辑功能是（D ）.A ．奇校验电路 B. 偶校验电路 C. 一位全加器 D. 一位数值比较器86. 下列关于时序逻辑电路地特征，描述错误地是（D ）. A ．时序逻辑电路由组合电路和存储电路组成. B ．时序逻辑电路地状态与时间有关.C ．时序逻辑电路地输出信号由输入信号和电路地状态共同决定.D ．时序逻辑电路中不含有具有记忆功能地元件.87. 下列不属于触发器地描述方式是（D ）.A. 特性表B. 特性方程C. 状态图D. 状态表88. 在A B C B B A A B A C B B A Y +++=+++=函数变换式中，用到地代数法是（B ）.A. 分配律B. 吸收律C. 交换律D. 0-1律二、判断题（正确打√，错误地打×）1． 逻辑变量地取值，１比０大.（ X ）.2． 异或函数与同或函数在逻辑上互为反函数.（√ ）.3．若两个函数具有相同地真值表，则两个逻辑函数必然相等.（√ ）.4．因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立.（ X ）5．若两个函数具有不同地真值表，则两个逻辑函数必然不相等.（√ ）6．若两个函数具有不同地逻辑函数式，则两个逻辑函数必然不相等.（ X ）7．逻辑函数两次求反则还原，逻辑函数地对偶式再作对偶变换也还原为它本身.（√ ）8.“0”地补码只有一种形式. （√ ）9.卡诺图中，两个相邻地最小项至少有一个变量互反.（√ ） 10.用或非门可以实现3种基本地逻辑运算. （√） 11.时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器地状态产生影响.（√ ）12.采用奇偶校验电路可以发现代码传送过程中地所有错误. （X ）13.时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路地逻辑功能，它们之间可以相互转换. （√ ）14.一个存在无效状态地同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态地处理.（√ ）15. 方波地占空比为0.5.（√ ）16. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分.（√ ）17．格雷码具有任何相邻码只有一位码元不同地特性.（√ ）18．八进制数（8）8比十进制数（8）10小.（ X ）19．在时间和幅度上都断续变化地信号是数字信号，语音信号不是数字信号.（√ ）20．全是由最小项组成地与-或式表达式 ，称最简与-或表达式.（ X ）21. 在若干个逻辑关系相同地与-或表达式中，其中包含地与项数最少，且每个与项中变量数最少地表达式, 称最小项表达式.（ X ） 22. .时序逻辑电路由组合逻辑电路和存储电路组成.（√ ）23. Mealy 型时序电路：电路输出是输入变量与触发器状态地函数.（√ ）24. 输出与输入有直接地关系、输出方程中含输入变量地是Moore 型时序电路.（ X ）25. Moore 型时序电路：电路输出仅仅是触发器状态地函数.（√ ）26.输出与输入没有直接地关系、输出方程中不含输入变量地是Mealy 型时序电路.（ X ）27. RS 触发器、JK 触发器均具有状态翻转功能（ X ）28. 构成一个7进制计数器需要3个触发器（ √ ）29．八路数据分配器地地址输入（选择控制）端有8个.（ X ）30. 因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立.（ X ）31. JK 触发器地 J=K=1 变成 T 触发器.（ √ ）32．在时间和幅度上都断续变化地信号是数字信号，语音信号不是数字信号.（ √ ）33.约束项就是逻辑函数中不允许出现地变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0.（ √ ）34．时序电路不含有记忆功能地器件.（ X ）35．RS 触发器地输出状态Q N+1与原输出状态Q N 无关.（ X ）36．优先编码器只对同时输入地信号中地优先级别最高地一个信号编码. （ √ ）三、填空题1. 逻辑代数又称为 代数.最基本地逻辑关系有 、 、 三种.常用地几种导出地逻辑运算为 、 、 、 、 .2. 逻辑函数地常用表示方法有 、 、 .3. 逻辑代数中与普通代数相似地定律有 、 、 .摩根定律又称为 .4. 逻辑代数地三个重要规则是 、 、 .5．逻辑函数F=A +B+C D 地反函数F = .6．逻辑函数F=A （B+C ）·1地对偶函数是 .7．添加项公式AB+A C+BC=AB+A C 地对偶式为 .8．逻辑函数F=A B C D +A+B+C+D= .9．逻辑函数F=AB B A B A B A +++= .10．已知函数地对偶式为B A +BC D C +，则它地原函数为 .1．布尔 与 或 非 与非 或非 与或非 同或 异或2．逻辑表达式真值表逻辑图3．交换律分配律结合律反演定律4．代入规则对偶规则反演规则5．A B（C+D）6．A+BC+07．（A+B）（A+C）（B+C）=（A+B）（A+C）8．19．010．)•A+•++B)(C(CBD描述脉冲波形地主要参数有、、、、、、 .数字信号地特点是在上和上都是断续变化地，其高电平和低电平常用和来表示.3.分析数字电路地主要工具是，数字电路又称作 .在数字电路中，常用地计数制除十进制外，还有、、 .常用地BCD码有、、、等.常用地可靠性代码有、等.1.幅度、周期、频率、脉宽、上升时间、下降时间、占空比2.时间、幅值、1、03.逻辑代数、逻辑电路4.二进制、八进制、十六进制5.8421BCD码、2421BCD码、5421BCD码、余三码、格雷码、奇偶校验码1. 将二进制数(111001010.01001)2转换为十六进制数是 .2. 逻辑函数地表示方法有 .3. 数字系统中常用地各种数字部件，就其结构和工作原理可分为 和两大类电路.4. 常用地数字逻辑函数地化简方法有 和 .5. 已知函数L(A,B,C,D)=∑)14,13,10,9,8,6,5,2,1,0(m ，将函数L 地最简与或表达式用2输入地与非门表示是 .6. 具有置0、置1、保持和翻转功能被称为全功能触发器地是 触发器.7. 图5为两个与非门交叉耦合构成地基本RS 触发器，基本RS 触发器具有置0、 置1、保持和状态不定四种状态.当S = ，R = 时，该触发器处于置1状态.8. 某同步时序逻辑电路地状态表如表2所示，若电路初始状态为B ，输入序列X=011101，则电路图产生地输出响应序列为 .表2状态表图5 基本RS 触发器 9. 已知某时序逻辑电路地激励信号为 和 ， 对应地状态方程Q1= . 10.在图6所示地同步时序逻辑电路地状态图中，需要 个触发器来实现对应地逻辑电路图，有 个无效状态.同步时序逻辑电路地状态图1. (1CA.48)162.逻辑表达式、波形图、真值表和逻辑图 现态 次态/输出 X=0 X=1 A B/0 C/1 B C/1 B/0 CA/0 A/1 A Q J 01=A K =1000 001 100 011 010 110 101 111 Q 2Q 1Q 03.组合逻辑电路和时序逻辑电路4.代数法和卡诺图法5.D C D C D B ⋅⋅ 或D C D C C B ⋅⋅（答案不唯一）6. JK7. 0 和 1 8. 111100 9.A Q Q A Q A Q A Q n 1n 1n 0n 1n 0++或 10. 3 和 5J ，则可完成（）触发器地逻辑功能.1．对于JK触发器，若K2．将10个“1”异或起来得到地结果是（）.3．基本逻辑运算有: （）、或运算和非运算.4．采用四位比较器对两个四位数比较时，先比较（）位.5．触发器按动作特点可分为基本型、（）、主从型和边沿型；6．两二进制数相加时，不考虑低位地进位信号是（）加器.7．不仅考虑两个本位相加，而且还考虑来自（）相加地运算电路，称为全加器. 8．时序逻辑电路地输出不仅和该时刻输入变量地取值有关，而且还与（）有关. 9．计数器按CP脉冲地输入方式可分为（）和异步计数器.11．一个 JK 触发器有二个稳态，它可存储（）位二进制数.12．把JK触发器改成T触发器地方法是（）.13．N个触发器组成地计数器最多可以组成（）进制地计数器.14．基本RS触发器地约束条件是（）.15. 时序逻辑电路地输出不仅和该时刻输入变量地取值有关，而且还与（）有关.1. T2. 03. 与运算4. 最高5. 同步型6. 半7. 低位地进位 8 该时刻地状态9. 同步 10. 卡诺图 11. 1 12. J=K 13. 2N 14. RS＝0 15. 1471．数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路 . 2．主从jk触发器解决了同步RS触发器地空翻现象.3．把JK触发器改成T触发器地方法是（J=K ）.4．一位8421BCD码计数器至少需要（ 4 ）个触发器.5．用n片74VC161十六进制地计数器构成321进制地计数电路.则n= 3 .6．（2A4.7C6）、16=（ 001010100100.01111100011 ）27．D触发器地特征方程是 .8．逻辑函数F=（A+BC）·1地对偶函数是 F=A(B+C)+0 .9．基本RS触发器地约束条件是 _RS=1_.1. 将二进制数(111001010.01001)2转换为八进制数是 .2. 常用地数字逻辑函数地化简方法有 和 .3. 已知函数L(A,B,C,D)地卡诺图如图1所示，函数L 地最简与或表达式是 .4. 当二进制数为负数时，将原码地数值位逐位求反，然后在最低位加1，得到 .5. 将逻辑表达式D C AC L +=变换成D C AC L ⋅=，所用到地是逻辑代数基本定律中地定律.6. 具有存储功能地两种逻辑单元电路为 和 .7. 某同步时序逻辑电路地状态表如表2所示，若电路初始状态为C ，输入序列x=000111，则电路图产生地输出响应序列为 .8. 在图2所示地同步时序逻辑电路地状态图中，需要 个触发器来实现对应地逻辑电路图，有 个无效状态.9. 如将D 触发器转换为JK 触发器，则J= ，K= .10. 用74HC139和74HC138构成5线-32线译码器如图3所示，其中74HC139和74HC138地功能表如表3和表6所示.当输入信号B4B3B2B1B0=11000时，对应地译码输出信号L0-L31为低电平地输出信号是 .1. (712.22)8 2. 代数法和卡诺图化简法3.D C B D B A D C B D C B L +++=4. 补码5. 对偶定律或反演定律6. 锁存器 和 触发器7. 0011118. 3 , 5 9.D k ,D J==10. L241 定点32位字长地字，采用2地补码形式表示时，一个字所能表示地整数范围是（ 231－1~－231 ）.2 CPU中保存当前正在执行地指令地寄存器是（IR ），指示下一条指令地址地寄存器是（ PC ），保存算术逻辑运算结果地寄存器是（ DR ）和（ ACC ）.3 浮点加、减法运算地步骤是（对阶）、（尾数相加减）、（规格化）、（舍入处理）、（溢出判断）.4 对存储器地要求是容量大、速度快、成本低，为了解决这三方面地矛盾，计算机采用多级存储体系结构，即（ CACHE ）、（主存）、（外存）.5 一个较完善地指令系统，应当有（数据传送）、（数据处理）、（数据存储）、（程序控制）四大类指令.6 CPU从主存取出一条指令并执行该指令地时间叫（指令周期），它通常包含若干个（机器周期），而后者又包含若干个（节拍）.7 一个定点数由符号位和数值域两部分组成.按小数点位置不同，定点数有（纯小数）和（纯整数）两种表示方法.8 在计算机系统中，多个系统部件之间信息传送地公共通路称为（总线）.就其所传送信息地性质而言，在公共通路上传送地信息包括（数据总线）、（控制总线）、（地址总线）.9 计算机系统地层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级.10 十进制数在计算机内有两种表示形式：（字符串）形式和（压缩十进制）形式.前者主要用在非数值计算地应用领域，后者用于直接完成十进制数地算术运算.四、思考题1. 逻辑代数与普通代数有何异同？2. 逻辑函数地三种表示方法如何相互转换？3. 为什么说逻辑等式都可以用真值表证明？4. 对偶规则有什么用处？1．都有输入、输出变量，都有运算符号，且有形式上相似地某些定理，但逻辑代数地取值只能有0和1两种，而普通代数不限，且运算符号所代表地意义不同.2．通常从真值表容易写出标准最小项表达式，从逻辑图易于逐级推导得逻辑表达式，从与或表达式或最小项表达式易于列出真值表.3．因为真值表具有唯一性.4．可使公式地推导和记忆减少一半，有时可利于将或与表达式化简.１．在数字系统中为什么要采用二进制？２．格雷码地特点是什么？为什么说它是可靠性代码？３．奇偶校验码地特点是什么？为什么说它是可靠性代码？1．因为数字信号有在时间和幅值上离散地特点，它正好可以用二进制地1和0来表示两种不同地状态.2．格雷码地任意两组相邻代码之间只有一位不同，其余各位都相同，它是一种循环码.这个特性使它在形成和传输过程中可能引起地错误较少，因此称之为可靠性代码.3．奇偶校验码可校验二进制信息在传送过程中1地个数为奇数还是偶数，从而发现可能出现地错误.五、下列地二进制数转换成十进制数（1）、1011，（2）、10101，（3）、11111，（4）、100001（1）（1011）2=（11）10 （2）（10101）2=（21）10（3）（11111）2=（31）10 （4）（100001）2=（33）10六、将下列地十进制数转换成二进制数（1）、8，（2）、27，（3）、31，（4）、100六、（1）（8）10=（1000）2 （2）（27）10=（11011）2（3）（31）10=（11111）2 （4）（100）10=（1100100）2七、完成下列地数制转换（1）、（255）10=（）2=（）16=（）8421BCD（2）、（11010）2=（）16=（）10=（）8421BCD（3）、（3FF）16=（）2=（）10=（）8421BCD（4）、（1000 0011 0111）8421BCD =（）10=（）2=（）16七、（1）（255）10=（11111111）2=（FF）16=（001001010101）8421BCD（2）（11010）2=（1A）16=（26）10=（00100110）2（3）（3FF）16=（1111111111）2=（1023）10=（0001000000100011）8421BCD （4）（100000110111）8421BCD=（837）10=（1101000101）2=（345）16八、完成下列二进制地算术运算（1）、1011+111，（2）、1000-11，（3）、1101×101，（4）、1100÷100八、（1）（1110）2 （2）（101）2 （3）（1000001）2 （4）（11）2 九、设：AB Y 1=，B A Y 1+=，B A Y 1⊕=.已知A 、B 地波形如图所示.试画出Y1、Y2、Y3对应A 、B 地波形.图题九十、 写出图各逻辑图地表达式.十、X=BC BC AB ++Y=C B AB • Z=BC C A •十一、已知真值表如表（a ）、(b)，试写出对应地逻辑表达式.十一、a ）Y=ABC C B A C B A C B A +++b) Y=ABCD D ABC D C AB CD B A D C B A BCD A +++++十二、公式化简下列逻辑函数（1）、B A B B A Y ++= （2）、C B A C B A Y +++= （3）、C B A C B A Y +++= （4）、D C A ABD CD B A Y ++= （5）、CD D AC ABC C A Y +++= （6）、C B A C B A Y +++=（7）、CEFG BFE C A B A D A AD Y +++++=（8）、)7,6,5,4,3,2,1,0()C ,B ,A (Y m ∑= （9）、)7,6,4,3,2,1,0()C ,B ,A (Y m ∑=（10）、)7,6,5,4()(0,2,3,4,6)C ,B ,A (Y m m ∑⋅∑=十二、(1) Y=A+B (2) Y=1(3) Y=C A B A C B ++ (4) Y=AD (5) Y=A (6) Y=1(7) Y=A+B+C (8) Y=1 (9) Y=C B A ++ (10) Y=C A十三、用卡诺图化简下列逻辑函数： （1）、Y （A ，B ，C ）=Σm(0,2,4,7) (2)、Y (A,B,C)=Σm(1,3,4,5,7)(3)、Y(A,B,C,D)=Σm(2,6,7,8,9,10,11,13,14,15) (4)、Y(A,B,C,D)=Σm(1,5,6,7,11,12,13,15) (5)、C A C B A C B A Y ++= (6)、C AB C B A BC A Y ++=(7)、Y （A,B,C ）=Σm(0,1,2,3,4)+Σd(5,7)(8)、Y(A,B,C,D)=Σm(2,3,5,7,8,9)+Σd(10,11,12,13,14,15)十三、 (1) Y=ABC C A C B ++(2) Y=C B A +(3) Y=DC BC AD B A +++(4) Y=D C A ACD BC A C AB +++ (5) Y=A (6) Y=ABC C B C A B A +++(7) Y=C A + (8) Y=BD C B A ++１．用逻辑代数地基本公式和常用公式化简下列逻辑函数：CA BC C A AB F ABCD DC B A F B A C AB C B A ABC C B A F AB A B A F ++++=++++=++++=++=4321解：1)1(1)()()1(4321=+++=++++=++++==+=++++=+=++++=++++=+=++=++=C B C A C BC C A B A C A BC C A AB F ABCD ABCD ABCD D C B A F B A B A B B AC B B C A B A C AB C B A ABC C B A F BA B A B A A B A B A F２．证明下列异或运算公式.B A B A A B A AB A A A A A A A A ⊕=⊕=⊕=⊕=⊕=⊕=⊕ ; ;1 ;0 ;1 ;0解：B A B A AB B A A B A AB B A AB B A AB B A AB A A A A A A A A A A A A A A A A A A A A A A ⊕=+=⊕=+=⋅+⋅=⊕=+=⋅+⋅=⊕=⋅+⋅=⊕=⋅+⋅=⊕=⋅+⋅=⊕ ;10 ;111 ;000３．用卡诺图化简下列函数.∑∑∑===)14,12,11,10,9,8,6,4,3,2,1,0(),,,(.3)14,12,10,8,7,6,3,2(),,,(.2)7,5,4,2,1,0(),,(.1D C B A F D C B A F C B A F解：分别将题中给定地逻辑函数卡诺图画出如图所示，并化简写出最简与或表达式.A BC00 01 11 1001 1 1 0 1 1 1 1 0F=B+AC+AC1.AB CD00 01 11 1000011110 0 0 1 1 0 0 1 1 1 0 0 1 1 0 0 12.F=AC+ADAB CD00 01 11 1000011110 1 1 1 1 1 0 0 1 1 0 0 13.F=B+D1 1 1 11 化简下列函数1） ()()∑=15,13,11,10,9,8,7,3,2,0,,,m D C B A F2） ()()()∑∑+=14,5,3,013,12,10,8,6,1,,,d m D C B A F解：(1) (2)2．分析下图所示地同步时序电路1）写出触发器地输入激励表达式，输出表达式和状态转换表（或状态转换图）； 2）说明该电路实现什么功能？解：(a)010*'00*''111111101101J J Q XQ Q Q J Q J Q J Q Q Q X Z Q Q ==⊕∴==⋅+⋅=⊕=⊕⊕=⋅(b) X=0时，电路为四进制加法计数器； X=1时，电路为四进制减法计数器.四 分析下图所示地组合逻辑电路1 画出输出F 对输入Z 地定时关系图（假定输入X 和Y 都保持高电平，且每个门电路都有一个单位时间地延迟）；2 判定该电路是否存在有静态冒险问题，如果存在静态冒险，请消除它.10XQ Q **10Q Q Z000 01 0 001 10 0 010 11 0 011 00 1 100 11 0 101 00 0 110 01 0 111101解：(1) 上图红线 (2) 存在冒险五 设计并实现一位全减器电路实现D=A-B-C 地功能，其中C 是来自低位地借位信号，D 是本位求得地差信号；电路还要产生向高位借位信号P.1 采用门电路实现该减法器电路（写出逻辑函数表达式，不做图）；解： CBA D P 000 0 0 001 1 0 010 1 1 011X Z YFZF10011101001100111111六分析下面地电路，完成下面地问题1根据电路，完成给定地时序图；2画出其状态转换图或状态转换表.解：210Q Q Q ***210Q Q Q 000 001 001 010 010 011 011 100 100 001 101 010 110 000111 000五．分析题1、分析如图所示组合逻辑电路地功能.*'''20122012*''''''''10102101021*'''''01200120()1(())()1()Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q =⋅⋅+⋅=⋅⋅=⋅+⋅⋅=⋅+⋅⋅=⋅⋅+⋅=⋅⋅CY && & &1．1、写出表达式2、画出真值表3、当输入A 、B 、C 中有2个或3个为1时，输出Y 为1，否则输出Y 为0.所以这个电路实际上是一种3人表决用地组合电路：只要有2票或3票同意，表决就通过.AB Y =1BC Y =2CA Y =3CA BC AB Y ++=设计题：一．要求用与非门设计一个三人表决用地组合逻辑电路图，只要有2票或3票同意，表决就通过（要求有真值表等）.解：1、画出真值表2写出表达式3画出逻辑图CABCABY++=C二.今有A、B、C三人可以进入某秘密档案室，但条件是A、B、C三人在场或有两人在场，但其中一人必须是A，否则报警系统就发出警报信号.试：（1）列出真值表；（2）写出逻辑表达式并化简；（3）画出逻辑图.解：设变量A、B、C表示三个人，逻辑1表示某人在场，0表示不在场.F表示警报信号，F=1表示报警，F=0表示不报警.根据题意义，列出真值表由出真值表写出逻辑函数表达式，并化简AF⊕CAB+B=++=+ACA(B)CCAABCBC画出逻辑电路图试画出图3 所示时序电路地状态转换图，并画出对应于CP （图4所示）地Q1、Q0和输出Z 地波形.设电路地初始状态为00图3图4解：该电路中各触发器地驱动方程分别为：n Q J 10=10=K nQ J 01=11=K该电路地状态方程和输出方程分别为：n n n Q Q Q 1011=+；nn n Q Q Q 0110=+；CP Q Z n 0= 根据状态方程和输出方程课画出该电路地状态转换表和状态转换图，如下：电路地波形图如右：试分析图题四所示地时序电路（步骤要齐全）.图题四解：驱动方程：J0=n1Q ，K0=1； 状态方程：Q0n+1=n1Q n0QJ1=Q0n ，K1=1； Q1n+1=n1Q Q0n状态转换表：Q1n Q0n Q1n +1 Q0n +1 0 0 0 1 0 1 1 0 1 0 0 0 11状态转换图：11 00 0110逻辑功能：能自启动地同步三进制加法计数器试分析图3(a)所示时序电路，画出其状态表和状态图.设电路地初始状态为0，试画出在图3(b)所示波形作用下，Q和Z地波形图.图3答案：设图2电路初始状态是“00”，要求完成以下各问：1)写出各触发器地驱动方程；2) 写出各触发器地状态方程； 3) 列出状态转换表；4) 试分析图示电路是几进制计数器.答案：1、BD B A L +=（3分）当A=1,D=1时会产生竞争冒险，可改为AD BD B A L ++=（3分）2、输出方程10Q Q A Y ••=驱动方程10Q A T AT •==状态方程1)(011110010Q Q A Q T Q Q A Q T Q n n ⊕•=⊕=⊕=⊕=++3 状态表 Q1 Q0 Q1（n+1） Q0（n+1） Y 0 0 0 0 0 0 1 0 1 0 1 0 1 0 0 1 1 1 1 0Q1Q0 Q1（n+1） Q0（n+1） Y0 0 0 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 14 相当于四进制计数器请用逻辑表达式证明等式：E CD A E )D C (CD A C B A A ++=++++分）右式（分）（分）（分）（分）（左式1E CD A E CD CD A 1E )D C (CD A 1E )D C (CD A A 1E )D C (CD A )C B 1(A 1E )D C (CD A C B A A =++=++=+++=+++=++++=++++=请用卡诺图法化简逻辑表达式：∑∑+=)15,11,7,5,3,1(d )13,9,6,4,2,0(m )D ,C ,B ,A (L解：此逻辑表达式对应地卡诺图如图4所示图4 该逻辑表达式对应地卡诺图D A L +=请用适当地门电路和相应地触发器设计两个电路图，分别完成JK 触发器到D 触发器地转换以及D 触发器到JK 触发器地转换.图4和图5分别为D 触发器和JK 触发器.D 触发器 JK 触发器 解：n n 1n Q K Q J Q JK +=+触发器的特性方程是：（1分） D Q D 1n =+触发器的特性方程是： （1分）因此可得，JK 触发器到D 触发器，D=J=K ,如图5所示（4分） D 触发器转化到JK 触发器Q K Q J D +=，如图6所示（4分）JK 触发器转化为D 触发器电路图D 触发器转化为JK 触发器电路图Q QJCP KQQ Q。
数字电路与逻辑设计考核试卷
D.触发器
12.以下哪些是数字电路设计中常用的设计原则？( )
A.最小化原则
B.最优化原则
C.模块化原则
D.可测试性原则
13.以下哪些部件可以实现数字信号的放大和驱动？( )
A.逻辑门
B.触发器
C.译码器
D.驱动器
14.以下哪些是常见的数字电路测试方法？( )
A.静态测试
B.动态测试
C.功能测试
A. RS触发器
B.加法器
C. D触发器
D. JK触发器
2.以下哪些逻辑门可以实现“逻辑非”功能？( )
A.非门
B.或非门
C.与非门
D.异或门
3.以下哪些编码方式属于二进制编码？( )
A. BCD码
B.格雷码
C.汉明码
D. 8421码
4.以下哪些是组合逻辑电路的例子？( )
A.译码器
B.计数器
C.多路选择器
4.二进制编码中，8421码是一种______编码方式。
5.在时序逻辑电路中，触发器在______的作用下改变状态。
6.数字电路设计中，为了减少“竞争-冒险”现象，可以采取增加______或使用______等方法。
7.在数字电路中，______用于实现数据的串行到并行转换，而______用于实现数据的并行到串行转换。
A.时钟信号
B.同步复位
C.异步复位
D.双沿触发
（结束）
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.在数字电路中，基本逻辑门包括与门、或门、非门和______门。
2.一个触发器能够存储一个二进制位，通常称为一个______。
3.在组合逻辑电路中，输出仅仅取决于输入信号的______和______。
《数字电路与逻辑设计》综合练习题及解答
《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1.将十进制数转换成等值的二进制数、十六进制数。
(51.62510 = ( 2= ( 162.(199710= ( 余3BCD = ( 8421BCD3.(BF.516= ( 24.一位二进制数只有2个数,四位二进制数有个数;为计64个数,需要位二进制数。
5.二进制数(1101.10112的等值八进制数是( 8。
6.二进制数(1101.1012的等值十进制数是( 10。
7.欲对100个对象进行二进制编码,则至少需要( 位二进制数。
8.二进制数为000000~111111能代表( 个十进制整数。
9.为将信息码10110010配成奇校验码,其配奇位的逻辑值为 ;为将信息码01101101配成偶校验码,其配偶位的逻辑值为。
10.格雷码的特点是。
11.n 变量函数的每一个最小项有个相领项。
12.当j i ≠时,同一逻辑函数的两个最小项j i m m ⋅=( 。
13.n 变量的逻辑函数,i m 为最小项,则有∑-=120n i i m =( 。
14.逻辑函数D C B A F ++=的反函数F = ( 。
15.逻辑函数(C B A F +=的对偶函数F '是 ( 。
16.多变量同或运算时, =0,则i x =0的个数必须为( 。
17.逻辑函数AB C B A F ⊕⊕=1,,(的最小项表达式为,,(C B A F =( 。
18. 逻辑函数14,12,0(10,8,4,3,2,1(,,,(∑∑Φ+=m D C B A F 的最简与或式为F =( 。
19.逻辑函数((,,(C B A C B A C B A F ++++=的最简与或式为( 。
20.巳知函数的对偶式BC D C B A D C B A F ++=',,,(,则它的原函数F =( 。
* * * * *21.正逻辑约定是( 、( 。
22.双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为时间,它由时间和时间两部分组成,可用等式描述。
(完整版)华科试卷及答案_数字电路与逻辑设计,推荐文档
华中科技大学计算机学院《数字电路与逻辑设计》试卷A （闭卷）班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
A ．6B ．7C ．8D ．9 2．余3码10001000对应的2421码为（ ）。
A ．01010101 B.10000101 C.10111011 D.111010113．补码1．1000的真值是（ ）。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。
A. E )]E D (C C [A F ⋅++=B. E)E D (C C A F ⋅++=C. E )E D C C A (F ⋅++= D. E)(D A F ⋅++=E C C 6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
奥鹏17春华师《数字逻辑》在线作业 都是100分
华师《数字逻辑》在线作业
一、单选题（共40 道试题，共40 分。
）
1. Moore和Mealy型时序电路的本质区别是（）
A. 没有输入变量
B. 当时的输出只和当时电路的状态有关，和当时的输入无关
C. 没有输出变量
D. 当时的输出只和当时的输入有关，和当时的电路状态无关
正确答案：B
2. 实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（）
A. 状态数目更多
B. 状态数目更少
C. 触发器更多
D. 触发器一定更少
正确答案：B
3. TTL与非门的多余脚悬空等效于( )。
A. １
B. ０
C. Ｖcc
D. Vee更多试题及答案+扣二九七九一三九六八四$
正确答案：A
4. 74LS160十进制计数器它含有的触发器的个数是（）
A. 1个
B. 2个
C. 4个
D. 6个
正确答案：C
5.
题面见图片：
A. A
B. B
C. C
D. D。
专升本《数字电路与逻辑设计》_试卷_答案
专升本《数字电路与逻辑设计》_试卷_答案专升本《数字电路与逻辑设计》⼀、（共75题,共150分）1. 将⼗进制数(6.625)转换成⼆进制表⽰,其值为:（）（2分）A.(110.110)2B.(110.101)2C.(10.101)2D.(10.110)2标准答案：B2. 使⽤⼆进制的补码,求的结果? （）（2分）A.110100102B.111010002C.110100002D.l10100012标准答案：D3. 对应的2421码为（）。
（2分）A.10111110B.10001011C.01011000D.00110100 标准答案：A4.下列有关的叙述,哪个正确? ( ) （2分）A.B.C.D.标准答案：B5. 逻辑函数Y＝( ) （2分）A.B.C.1D.0标准答案：A6. 将逻辑函数Y＝化简为最简式( ) （2分）A.B.C.D.标准答案：D7. 根据最⼩项的性质,任意两个不同的最⼩项之积为( ) （2分）A.1B.C.0D.不确定标准答案：C8. 两输⼊与⾮门输出为1时,输⼊必须（）。
（2分）A.两个同时为1B.两个中⾄少有⼀个为1C.两个同时为0D.两个中⾄少有⼀个为0标准答案：D9. 下列逻辑门中哪⼀种门的输出在任何条件下可以并联使⽤？（）（2分）A.具有推拉式输出的TTL与⾮门B.TTL集电级开路门(OC门)C.普通CMOS与⾮门D.CMOS三态输出门标准答案：B10. 组合逻辑电路中的险象是由于( )引起的。
（2分）A.电路未达到最简B.逻辑门类型不同C.电路中的时延D.电路有多个输出标准答案：C11. 当T触发器的次态等于现态时,T触发器的输⼊端T=（）。
（2分）A.0B.1C.QD.标准答案：A12. 与⾮门基本RS触发器的约束⽅程是( ) （2分）A.B.R+S=1C.D.R?S＝0标准答案：B13. JK触发器的J＝1,K＝0,当触发信号到达后,输出Q的状态为( ) （2分）A.不变B.0C.1D.与前⼀状态Q反相标准答案：C14. 完全确定原始状态表中的五个状态A、B、C、D、E,若有等效对A和B,B和D,C和E、则最简状态表中只含多少个状态？ ( )（2分）A.1B.2C.3D.4标准答案：B15. 某4位加法计数器,输出端,⽬前为1101,经过5个脉冲输⼊后,计数器的输出端应为( )（2分）A.1101B.0010C.0000D.1111标准答案：B16. 4路数据选择器应有( )个选择控制端（2分）A.8B.4C.2D.1标准答案：C17. 如果要设计⼀个偶校验产⽣器,则使⽤下列哪种组件电路最简单？（2分）A.7486B.7432C.7400D.74138标准答案：D18. 共阴极的七段显⽰器,若要显⽰数字“5”,则a、b、c、d、e、f、g中哪些为“1”? ( ) （2分）A.a、c、d、f、gB.b、c、e、f、gC.a、dD.b、e标准答案：A19. 555IC本⾝电路⼤致可分成五部份,即电阻分压器、电压⽐较器、基本R-S触发器、输出驱动器及下列哪⼀部份? ( ) （2分）A.触发电容B.充电⼆极管C.逆向⼆极管D.放电三极管标准答案：D20. ⼀般各种PLD组件的输出部分为:( ) （2分）A.与门阵列B.或门阵列C.⾮门阵列D.与⾮门阵列标准答案：B21. 逻辑函数可以表⽰成( ) （2分）A.B.C.D.标准答案：A,C,D22. 与晶体三极管相⽐,MOS管具有的特点是( ) （2分）A.受温度影响⼤B.功耗低C.便于集成D.带负载能⼒强标准答案：B,C23. 下列有关组合电路中险象的叙述正确的有哪些? （2分）A.是⼀种暂时的错误B.可以⽤增加冗余项的⽅法消除险象C.是⼀种预期的错误D.是⼀种临界竞争现象标准答案：A,B,D24. 下列触发器中,( )可作为同步时序逻辑电路的存储元件。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
华师16秋《数字逻辑》在线作业
华师16秋《数字逻辑》在线作业⼀、单选题（共 40 道试题，共 40 分。
）V 1. Moor和Mly型时序电路的本质区别是（）. 没有输⼊变量. 当时的输出只和当时电路的状态有关，和当时的输⼊⽆关. 没有输出变量. 当时的输出只和当时的输⼊有关，和当时的电路状态⽆关标准答案：2. 下列触发器中，（）不可作为同步时序逻辑电路的存储元件。
. 基本R-S触发器. 触发器. J-K触发器. T触发器标准答案：3. 设计⼀个8421码加1计数器，⾄少需要（）触发器. 3个. 4个. 6个. 10个标准答案：4.题⾯见图⽚：....标准答案：5.题⾯见图⽚：....标准答案：6. ⼀个T触发器，在T=1时，来⼀个时钟脉冲后，则触发器( )。
. 保持原态7. 下列逻辑门中，（）不属于通⽤逻辑门. 与⾮门. 或⾮门. 或门. 与或⾮门标准答案：8. 以下哪⼀条不是消除竟争冒险的措施（）. 接⼊滤波电路. 利⽤触发器. 加⼊选通脉冲. 修改逻辑设计标准答案：9.题⾯见图⽚：...标准答案：10.题⾯见图⽚：....标准答案：11. 和⼆进制码1100对应的格雷码是（）. 0011. 1100. 1010. 0101标准答案：. 8⼊5出标准答案：13. 实现同⼀功能的Mly型同步时序电路⽐Moor型同步时序电路所需要的（）. 状态数⽬更多. 状态数⽬更少. 触发器更多. 触发器⼀定更少标准答案：14. ⽤PL进⾏逻辑设计时，应将逻辑函数表达式变换成（）. 异或表达式. 与⾮表达式. 最简“与—或”表达式. 标准“或—与”表达式标准答案：15.题⾯见图⽚：....标准答案：16.题⾯见图⽚：....标准答案：17. 构造⼀个模10同步计数器，需要（）触发器. 3个. 4个. 5个18. 电平异步时序逻辑电路不允许两个或两个以上输⼊信号（）. 同时为0. 同时为1. 同时改变. 同时出现标准答案：19. 组合型PL是由（）构成. 与门阵列和或门阵列. ⼀个计数器. ⼀个或阵列. ⼀个寄存器标准答案：20. ⼀⽚四位⼆进制译码器，它的输出函数有（）. 1个. 8个. 10个. 16个标准答案：21. ⽤ROM实现四位⼆进制码到四位循环码的转换，要求存储器的容量为（）。
数字电路与逻辑设计-华师2019
单项选择题1、TTL电路如图所示，其逻辑函数Y=（）。
（4 分）A．.B．.C．.D．.我的答案：C得分：0分2、某二位时序电路的状态转换图如下所示，可以判断该时序电路是（）（4 分）A．二进制加法计数器B．二进制减法计数器C．二位环型计数器D．三进制计数器我的答案：A得分：4分3、将D触发器接成如图所示电路，其特性方程Qn+1=（）（4 分）A．.B．.C．.D．.我的答案：A得分：0分4、2048×8位的RAM有（）位地址线。
（4 分）A．8C．11D．12我的答案：C得分：4分5、( )的特点是任意时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。
（4 分）A．门电路B．组合逻辑电路C．时序逻辑电路D．只读存储器我的答案：C得分：4分6、数据比较器的功能是( )。
（4 分）A．反相输出B．输出端并接使用C．构成计数器D．比较数值大小我的答案：D得分：4分7、DAC实现的功能是( )（4 分）A．反相输出B．数模转换C．模数转换D．输出缓冲我的答案：B得分：4分8、1． TTL电路如图所示, TTL电路实现逻辑功能Y=（）。
（4 分）A．.D．.我的答案：A得分：4分9、TTL电路如图所示，其输出的逻辑函数Y=（）。
（4 分）A．.B．.C．.D．.我的答案：A得分：4分10、n位寄存器由（）个触发器构成。
（4 分）A．2B．nC．2nD．2 n我的答案：B得分：4分11、如图所示TTL电路实现的逻辑关系是（）（4 分）A．.B．.C．.D．.我的答案：D得分：4分同步时钟RS触发器与边沿RS触发器具有（）。
（4 分）A．相同的逻辑功能B．相同的电路结构C．相同的触发脉冲D．相同的输出波形我的答案：A得分：4分13、在逻辑关系中，决定事物结果的诸条件均满足，结果才会发生的逻辑关系是（A ）（4 分）A．与关系B．或关系C．非关系D．与或非关系我的答案：A得分：4分14、以下器件中具有脉冲鉴幅功能的器件是（）。
专升本《数字电路与逻辑设计》_试卷_答案
专升本《数字电路与逻辑设计》一、（共75题,共150分）1. 十进制数12.75用二进制表示应为:（）（2分）A.1010.10B.1100.11C.1010.011D.1100.01.标准答案：B2. 无符号位的十六进制数减法(A9)l6-(8A)16=（）（2分）A.(19)16B.(1F)l6C.(25)16D.(29)16.标准答案：B3. 十进制数15用2421 BCD码可以表示为（）。
（2分）A.00001111B.01001000C.00011011D.00010101.标准答案：C4. 8421 BCD码01010001.0101对应的二进制数为 ( ) （2分）A.100100.01B.110011.10C.101110.01D.110110.10.标准答案：B5. 二进制数-0110的反码是（最高位是符号位）（）（2分）A.10110B.11001C.11010D.00110.标准答案：B6. 如果状态A与B，C与D分别构成等效对，那么能构成状态等效类的是（）（2分）A.ABB.ABCC.BCDD.ABCD.标准答案：A7. 四个变量可以构成多少个最小项？（）（2分）A.4个B.8个C.15个D.16个.标准答案：D8. 逻辑函数Y=可化简为:( ) （2分）A.B.C.C+ABD.B+AC.标准答案：D9. 逻辑函数F(A,B,C) = AB＋BC+AC的标准表达式是( ) （2分）A.∑m(3,5,6,7)B.∑m(0,1,2,4)C.∏m(1,3,5,7)D.∑M(0,2,4,6).标准答案：A10. 函数，则其反函数( ) （2分）A.B.C.D..标准答案：B11. 逻辑函数等于（）（2分）A.B.BC.1D.0.标准答案：B12. 三变量构成的逻辑函数的最小项m1和最小项m7一定满足( ) （2分）A.B.C.D..标准答案：C13. 下图为OC门组成的线与电路其输出F为（2分）A.0B.1C.D..标准答案：B14. 要求RS触发器（R、S均为高电平有效）状态由0 →1，其输入信号为（）。
数字电路与逻辑设计阶段练习一
一、填空题1．BCD 码都以四位二进制数来表示1位十进制数，常用的BCD 码有8421码、2421码、余3码等。
2．8421码01000101.1001对应的十进制数为，余3码为。
3．通常将逻辑量在形式上数字化，即用逻辑“1”表示逻辑“真”，用逻辑“0”表示逻辑“假”。
4. 基本的逻辑关系有“与” 逻辑、“或” 逻辑及“非” 逻辑三种。
5．当决定一事件结果的所有条件都满足时，结果才发生，这种条件和结果的关系就称为逻辑“乘”或者 “与”运算。
6．“与”运算的含义是：只有输入变量都为1时，输出变量才为1；反之，只要输入变量中有一个为0，输出变量便为0。
7．在决定一事件结果的所有条件中，只要有一个或一个以上满足时结果就发生，这种条件和结果的关系就称为逻辑“加”或者 “或”运算。
8．或运算的含义是：只要输入变量中有一个或者一个以上为1，输出变量就为1；反之，只有输入变量 都为0时，输出变量才为0。
9．一事件结果的发生，取决于某个条件的否定，即只要条件不成立结果就发生，条件成立结果反而不发生。
这种条件和结果的关系就称为逻辑“非”。
10．逻辑函数的描述方法有逻辑表达式、真值表和逻辑图三种形式。
11．假定F 、G 都是具有n 个相同变量的逻辑函数，对于这n 个变量的2n 种组合中的任意一组输入，若F 和G 都有相同的输出，便称这两个函数相等。
可以看出，两逻辑函数相等的实质是它们的真值表完全相等。
12．逻辑代数表达式都是由“与”、“或”、“非”这三种基本运算组成的，其中“非”运算优先级别最高，“或”运算优先级别最低。
13．与运算及或运算的分配律分别为：（+）= AB+AC 、， + = (A+B)(A+C)。
14．若 = 0 ，则 + = A ， = 0 。
15．若 = 1 ，则 + = 1 ， = A 。
16．若 ≠ ，则 + = 1 ， = 0 。
17． 由吸收律可知，+= A ，（++）= A 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录26 = 64，28 = 256，29 = 512，210 = 1024，220 = 1024K = 1M 选择题TTLTTL电路如图所示, TTL电路实现逻辑功能Y=（）。
答案:ATTL电路如图所示，其输出的逻辑函数Y=（）。
P22 P77 或非门(电阻相当于输入高电平1)答案:ATTL电路如图所示，其逻辑函数Y=（）。
P24 P77 异或门答案:BTTL电路如图所示，其逻辑函数Y=（）。
P22 P77 与非门答案:A如图所示TTL电路实现的逻辑关系是（）答案:D可以用作模拟开关，被称为双向开关的器件是（）A.TTL三态门B.TTL与非门C.CMOS异或门D.CMOS传输门答案:D选择题真值表逻辑功能若采用正逻辑，如下真值表所表示的逻辑功能是（）答案:D若采用正逻辑，如下真值表所表示的逻辑功能是（）。
答案:A若采用正逻辑，如下真值表所表示的逻辑功能是（）答案:C答案:B答案:B选择题存储器触发器只读存储器ROM的存储矩阵是（）。
A.与阵列B.或阵列C.三态控制端D.与非阵列答案:B2048×8位的RAM有（）位地址线。
2048 = 211A.8B.10C.11D.12答案:C1024×4位的RAM有（）位数据线。
A.2B.4C.8D.16答案:B以下器件中具有脉冲鉴幅功能的器件是（）。
A.反相器B.译码器C.施密特触发器D.单稳态触发器答案:Cn位寄存器由（）个触发器构成。
A.2B.nC.2nD. 2 n答案:B将T触发器接成如图所示电路，其特性方程Q n+1 =（）答案:D将JK触发器接成图中所示电路，其次态逻辑表达式：Q n+1=( )答案:B将D 触发器接成如图所示电路，其特性方程Qn+1=（ ）答案:D同步时钟RS 触发器与边沿RS 触发器具有（ ）。
A.相同的逻辑功能 B.相同的电路结构 C.相同的触发脉冲 D.相同的输出波形 答案:A选择题某二位时序电路的状态转换图如下所示，可以判断该时序电路是（ ）A.二进制加法计数器B.二进制减法计数器C.二位环型计数器D.三进制计数器 答案:A三位二进制计数器的有效状态数为（ ） A.2 B.3 C.6 D.8 答案:DDAC实现的功能是( )A.反相输出B.数模转换C.模数转换D.输出缓冲答案:B以下所列器件中，能实现模数转换的是（）A.双积分型ADCB.集成DACC.权电阻DACD.PROM答案:A如图所示电路，该电路为（）A.二极管与门B.二极管或门C.MOS管反相器D.CMOS与非门答案:A组合逻辑电路中的竞争冒险现象是由于 ( )所引起的。
A.电路有多个输出端B.电路中出现传输延迟C.电路中逻辑门类型不同D.电路不是最简答案:B在逻辑关系中，决定事物结果的诸条件均满足，结果才会发生的逻辑关系是（）A.与关系B.或关系C.非关系D.与或非关系答案:A( ) 的特点是任意时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。
A.门电路B.组合逻辑电路C.时序逻辑电路D.只读存储器答案:C在数字系统中，将两个n位二进制数A、B进行比较，以判别其大小的逻辑电路称为（）A.加法器B.译码器C.数据比较器D.数据选择器答案:C三态门有（）A.三个逻辑值B.三个输入信号C.三个输出状态D.三个输出信号答案:C数据比较器的功能是 ( )。
A.反相输出B.输出端并接使用C.构成计数器D.比较数值大小答案:D将信号编为二进制代码的电路是（）A.二进制编码器B.二进制译码器C.优先编码器D.字符显示译码器答案:A可编程逻辑器件PAL的与阵列 ( )A.输入变量为ABCDB.全为1C.不可编程D.可编程答案:D同步时序电路指（）A.输出状态Q是相同的B.输入信号是相同的C.触发器输入时钟是相同的D.电路结构是相同的答案:C图中所示电路的功能是（）A.多谐振荡器B.施密特触发器C.移位寄存器D.环型计数器答案:A可以传输模拟信号的门电路是( )。
A.与非门B.三态门C.OC门D.传输门答案:Dn个输入变量可构成（）个最小项。
A. nB. 2nC. 2nD. 2n-1 答案:CADC实现的功能是( )A.反相输出B.数模转换C.模数转换D.输出缓冲答案:C填空题化简逻辑函数的最简式是：。
答案:逻辑函数的最简式是：。
答案: A用公式法将函数化简为最简与或式答案:用公式法将函数化简为最简与或式答案:用公式法将函数化简为最简与或式答案:用公式法将函数化简为最简与或式答案:将函数化简为最简与或式答案:将函数化简为最简与或式答案:将函数化简为最简与或式答案:用公式法将将函数化简为最简与或式答案:将函数化简为最简与或式答案:将函数化简为最简与或式答案:将函数化简为最简与或式答案:逻辑函数可化简为：。
答案: B用卡诺图法将函数化简为最简与或式答案:最简与或式:用卡诺图法将函数化简为最简与或式答案:最简与或式:用卡诺图法将函数化简为最简与或表达式答案:最简与或表达式：用卡诺图法将函数化简为最简与或表达式答案:最简与或表达式：AB+D用卡诺图法将函数化简为最简与或表达式答案:最简与或表达式：AD+BC填空题进制转换八进制数63，其对应的二进制数为。
答案: 110011进行下列数制转换（ 50 ）10 = （）2 答案: 110010 进行下列数制转换（10101100 ）2 = （）10 答案: 172进行下列数制转换（1110011100）2 = （）16 答案: 39C进行数制转换（ 11010101 ）2 = ( ) 16 答案:D5进行数制转换（ 10110101 ）2 = ( ) 16答案: B5进行下列数制转换（1110011110）2 = （）16 答案: 39E 进行下列数制转换（ 5B ）16 = ( ) 2 答案: 1011011 十六进制数D2，其对应的二进制数为。
答案: 11010010在常用的BCD代码中，十进制整数6所对应的8421码是。
答案: 0110在常用的BCD代码中，十进制整数8所对应的余3码是。
答案: 1011在常用的BCD代码中，8421码0101所对应的十进制整数是。
答案: 5填空题存储n位二值代码需要位寄存器。
答案: n当决定某一事件发生的条件具备时，事件不发生，而条件不具备时，事件会发生，这种因果关系称为。
答案: 非关系单稳态触发器能自动地从回到稳态。
答案: 暂稳态数字系统处理模拟信号时，必须将模拟信号转换成数字信号。
完成其转换功能的电路简称为。
答案: DAC 或模数转换器RS触发器具有保持、置0和的功能。
答案: 置1可编程只读存储器的简称为。
答案: PROM根据逻辑功能和电路结构特点的不同，数字电路可分为组合逻辑电路和两大类型。
答案: 时序逻辑电路在数字系统中，允许多个信号同时输入，对其中优先级别高的信号进行编码的电路是。
答案: 优先编码器逻辑函数可以用、真值表、卡诺图和逻辑图来表示。
答案: 逻辑表达式在时序电路中，按触发器动作特点的不同，可以分为同步时序电路和两种类型。
答案: 异步时序电路权电阻网络是转换器中的一种类型。
答案: 数模（或DA）单稳态触发器被广泛应用于脉冲整形、延时及等。
答案: 定时随机存储器RAM可分为:静态随机存储器SRAM和。
答案: 动态随机存储器（或DRAM）在数字系统中，将每一组输入代码译为一个特定输出信号的组合逻辑电路，称为。
答案: 译码器在由与非门构成的基本触发器中，当答案: 1在数字系统中，考虑了低位进位的加法器称为：。
答案: 全加器在数字系统中，不考虑低位进位的加法器称为：。
答案: 半加器在数字系统中, 可以完成加法运算的电路称为。
答案: 加法器并联比较型A/D转换器的优点是。
答案: 转换速度快4096×4的RAM，有位地址线。
答案: 12在门电路中，通常把UOH称为。
答案: 输出高电平多谐振荡器是一种能自动产生的自激振荡器。
答案: 矩形波将数字信号转换成模拟信号的过程称为。
答案: 数模转换2048×4的RAM，有位数据线。
答案: 4在数模转换器中，一般用分辨率和来描述转换精度。
答案: 转换误差（或绝对误差）三态门有三种输出状态，分别是0、1和。
答案: 高阻态某保险柜有两把锁，钥匙分别由A、B两人保管，必须两人同时开锁才可以打开保险柜。
描述其逻辑关系的逻辑表达式Y=。
答案: AB计数器中按触发器动作特点的不同，可分为：同步计数器和计数器。
答案: 异步施密特触发器可用于波形变换、脉冲整形和。
答案: 脉冲鉴幅在决定事件结果的诸条件结果才会发生，这种因果关系叫做逻辑与。
答案: 都满足在门电路中，通常把U iH称为。
答案: 输入高电平在计数器中，按其数码的变化规律分类，可分为：加法计数器、减法计数器和。
答案: 可逆计数器n位寄存器可存储位二值代码。
答案: n在数字系统中，常用作计数、分频和定时的逻辑电路是。
答案: 计数器在数字系统中，能够用来直观显示数字、文字和符号的器件是。
答案: 字符显示器随机存储器SRAM电路通常由存储矩阵、地址译码器和组成。
答案: 读/写控制电路逻辑函数表达式两种标准形式是标准与或表达式和。
答案: 标准或与式具有记忆作用的基本逻辑单元称为。
答案: 触发器可编程逻辑器件简称为。
答案: PLDCMOS电路的传输门在控制端C= ，可以传输信号。
答案: 1可编程阵列逻辑PAL由可编程的与阵列、的或阵列和输出电路组成。
答案: 固定逻辑门电路中输出端可以并接使用，实现线于逻辑的器件是：。
答案: OC门在数字电路中，可以起信号传输开关作用的电路是。
答案: CMOS传输门寄存器按对数码的作用分类，可分为：和移位寄存器。
答案: 数码寄存器寄存器按功能分类，可分为数码寄存器和。
答案: 移位寄存器逻辑函数的反函数是。
答案:通常在数字电路中，三极管作为开关元件主要工作在状态和截止状态下。
答案: 饱和JK触发器具有置0、置1、保持和的功能。
答案: 翻转将模拟信号转换为数字信号，一般要经过采样、保持、量化和四个步骤。
答案: 编码简答题组合逻辑电路的特点是什么？简叙分析组合逻辑电路的方法和步骤答案: 组合逻辑电路的特点是在任一时刻，输出信号只决定于该时刻各输入信号的组合，而与该时刻前的电路输入信号无关。
分析组合逻辑电路的一般方法和步骤：（1）根据逻辑图，写出逻辑函数表达式，并化简；（2）根据逻辑表达式，列写真值表；（3）由函数表达式或真值表，确定逻辑功能。
时序逻辑电路的特点是什么？简叙分析同步时序逻辑电路的方法和步骤答案: 时序逻辑电路的特点是任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。
分析同步时序逻辑电路的一般方法和步骤：（1）根据逻辑图，写出驱动方程、状态方程和输出方程；（2）进行状态的计算，把电路的输入和现态的各种取值组合代入状态方程和输出方程，得到相应的次态和输出。