EDA课程设计数字钟(综合课程设计)一_001

edal数字钟课程设计

edal数字钟课程设计一、课程目标知识目标：1. 学生能够理解数字时钟的基本原理，掌握edal数字钟的组成和功能。

2. 学生能够运用所学知识，分析并解释edal数字钟显示时间的原理。

3. 学生能够掌握数字时钟的编程方法，实现edal数字钟的基本功能。

技能目标：1. 学生能够运用所学知识，设计并搭建简单的edal数字钟电路。

2. 学生能够通过编程，实现edal数字钟的显示、校时和闹钟功能。

3. 学生能够运用问题解决策略，调试并优化edal数字钟的程序。

情感态度价值观目标：1. 培养学生对电子技术和编程的兴趣，激发他们探索未知领域的热情。

2. 培养学生的团队合作意识，学会在小组合作中互相学习、共同进步。

3. 培养学生严谨、细心的科学态度，养成认真观察、思考问题的习惯。

课程性质：本课程为信息技术与电子技术的融合课程，以项目式教学为主，注重培养学生的实践能力和创新能力。

学生特点：五年级学生具有一定的电子技术基础和编程能力，对新鲜事物充满好奇心，善于动手实践。

教学要求：结合学生特点，采用任务驱动法，引导学生主动探究，注重理论与实践相结合，培养学生解决问题的能力。

通过课程目标的分解，使学生在完成具体任务的过程中，达到预期学习成果，为后续教学设计和评估提供依据。

二、教学内容本章节教学内容主要包括以下三个方面：1. 数字时钟基础知识：- 了解数字时钟的组成，包括时钟芯片、显示屏、电阻、电容等元件。

- 学习数字时钟的工作原理，掌握edal数字钟的基本功能。

2. edal数字钟编程与搭建：- 学习edal数字钟的编程语言和编程方法，掌握基本指令和程序结构。

- 按照教材章节，逐步完成edal数字钟的搭建，包括电路连接、程序编写和功能调试。

教学内容安排如下：- 第一章：数字时钟概述，介绍数字时钟的原理和组成。

- 第二章：edal数字钟编程基础，学习编程语言和基本指令。

- 第三章：edal数字钟电路搭建，学习电路连接和元件使用。

EDA课程设计数字闹钟

EDA课程设计数字闹钟一、教学目标本课程旨在通过数字闹钟的设计与实现，让学生掌握EDA（电子设计自动化）的基本原理和方法，培养学生的实践能力和创新精神。

具体目标如下：知识目标：使学生了解数字闹钟的原理和结构，理解时钟芯片的工作原理，掌握EDA工具的使用方法。

技能目标：培养学生使用EDA工具进行数字电路设计的能力，提升学生的编程和调试技能，训练学生的团队协作和沟通能力。

情感态度价值观目标：培养学生对电子科技的兴趣和热情，增强学生解决实际问题的信心和勇气，培养学生负责任的工作态度和良好的团队合作精神。

二、教学内容本课程的教学内容主要包括数字闹钟的原理与设计、时钟芯片的工作原理、EDA工具的使用等。

1.数字闹钟的原理与设计：介绍数字闹钟的工作原理，包括时钟发生器、分频器、计数器等基本组成部分，以及如何实现闹钟功能。

2.时钟芯片的工作原理：讲解时钟芯片的内部结构和工作原理，使学生了解时钟芯片在数字电路中的应用。

3.EDA工具的使用：介绍常用的EDA工具，如Cadence、Altera等，讲解如何使用这些工具进行数字电路设计。

三、教学方法为了提高教学效果，本课程将采用多种教学方法，包括讲授法、案例分析法、实验法等。

1.讲授法：通过讲解数字闹钟的原理、时钟芯片的工作原理以及EDA工具的使用方法，使学生掌握相关知识。

2.案例分析法：分析实际案例，让学生了解数字闹钟设计的过程和注意事项。

3.实验法：让学生动手实践，使用EDA工具设计数字闹钟，提高学生的实践能力。

四、教学资源为了支持教学内容的实施，我们将准备以下教学资源：1.教材：选择合适的教材，如《数字电路与EDA技术》等，为学生提供理论支持。

2.多媒体资料：制作课件、视频等多媒体资料，丰富教学手段，提高学生的学习兴趣。

3.实验设备：准备实验设备，如计算机、EDA工具软件、开发板等，为学生提供实践平台。

4.网络资源：利用网络资源，为学生提供更多的学习资料和实践案例，拓宽学生的视野。

EDA课程设计报告电子钟

EDA课程设计报告电子钟EDA课程设计报告——数字钟设计班级:学号:姓名:一、设计任务设计一台能显示时、分、秒的数字钟。

具体要求如下:（1）由实验箱上的时钟信号经分频产生秒脉冲;（2）计时计数器用24进制计时电路;（3）可手动校时, 能分别进行时、分的校正;（4）整点报时;选做: 可设置闹时功能, 当计时计到预定时间时, 扬声器发出闹铃信号, 闹铃时间为4s, 并可提前终止闹铃。

二、试验目的（1）掌握时十进制、六进制和二十四进制计数器的设计方法。

（2）掌握多位计数器相连的设计方法。

（3）掌握多位共阴极扫描显示数码管的驱动及编码。

三、总体设计方案本数字系统实现数字钟的基本的计时功能, 输入8Hz的时钟, 经过分频产生1Hz的时钟信号, 采用24/12小时制计时, 能显示时、分、秒。

本系统还具有校正功能, 能够进行时分的校时, 当计时器运行到59分59秒开始报时, 另外还能够设定闹钟, 当按下闹铃开关时, 可在规定时间闹铃, 当开关复位时, 闹铃停止。

本数字钟实际上是一个对频率(1Hz)进行计数的计数电路。

由于计数的起始时间不可能与标准时间一致, 故需要在电路上加一个校时电路, 同时分频后的1Hz时间信号必须做到准确稳定。

一般使用石英晶体振荡器电路构成数字钟。

数字钟的基本组成本数字钟的实现可分为以下几个模块:(1) 秒计数模块: 秒计数, 在频率为1Hz的时钟下以60次为循环计数, 并产生进位信号影响分计数;(2) 分计数模块: 分计数, 在秒进位信号为高电平时, 计数一次, 同样以60次为一个循环计数, 同时产生分进位信号影响时计数;(3) 时计数模块: 时计数, 在分进位信号为高电平时, 计数一次, 以24/12次为一个循环计数;(4) 频率产生模块: 产生8Hz的计数频率, 经过分频得到1Hz 频率;(5) 时间显示模块: 数码管经过动态显示, 同时进行一定频率的扫描显示时, 分, 秒。

(6) 时间设置模块: 设置调试使能端, 能够调时, 分, 秒。

EDA课程设计+(数字钟)

EDA课程设计报告课题名称：多功能数字钟设计多功能数字钟设计一、数字钟简介：20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。

时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。

忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。

但是，一旦重要事情，一时的耽误可能酿成大祸。

钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。

诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。

因此，研究数字钟及扩大其应用，有着非常现实的意义。

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。

数字钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。

这些方法都各有其特点，其中利用单片机实现的电子钟具有编程灵活，并便于功能的扩展。

二、设计要求1. 具有以二十四小时制计时、显示、时间设置的功能。

2. 精度要求为1s。

三、系统功能简介1. 计时：时钟计时：秒——60进制BCD码计数；分——60进制BCD码计数；时——24进制BCD码计数；2. 校时：同时整个计数器有清零，调分，调时功能。

可手动校时，能分别进行时、分的校正3. 显示：具有驱动8位八段共阴极扫描数码管的片选驱动信号输出和八段字形译码输出。

内容规划：（1）根据电路特点，可用层次化结构化设计概念。

将此项设计分成若干模块，规定每一模块的功能和各模块之间的接口。

EDA课程设计——多功能数字钟的设计

E D A课程设计学院:电气信息学院专业年级:通信工程2013级姓名:学号课题: EDA课程设计指导老师:日期：2016年7月6日第一章多功能数字钟的设计1、设计任务了解数字钟的工作原理，进一步熟悉VHDL语言编写驱动七段数码管显示代码，并且掌握用多进程的方式实现一个综合性的程序。

最终实现硬件和软件多功能数字钟的设计。

（1）显示的格式为小时-分钟-秒钟，是24小时制，整点报时时间为5秒，级从整点前5秒钟开始进行报时提示，LED灯开始闪烁，过整点后，停止闪烁。

（2）系统时钟选择时钟模块的10KHz，要得到1Hz时钟信号，必须对系统时钟进行10000次分频。

（3）调整时间的按键用按键模块的S1和S2，S1调节小时，每按下一次，小时增加一个小时，S2调节分钟，每按下一次，分钟增加一分钟。

另外用S8按键作为系统时钟复位，复位后全部显示00-00-00。

2、方案设计2.1软件设计方案用VHDL语言编写程序实现设计内容中需要实现的功能。

将编写好的VHDL的程序加载到硬件电路中，从而驱动七段数码管时间，并用按键控制时间的变化，用软件仿真验证实验结果。

2.2硬件设计方案在软件方案实现的基础上，将已经运行成功的程序，将结果烧制到硬件电路中，最后生成顶层电路原理图。

3、设计的具体实现3.1设计步骤3.1.1打开QUARTUSII软件，新建一个工程3.1.2建完工程之后，再新建一个VHDL File，打开VHDL编辑器对话框；3.1.3按照自己设计方案，在VHDL编辑窗口编写VHDL程序；(程序见附录) 3.1.4编写完VHDL程序后，保存在自己新建的文件夹在D盘的目录下；3.1.5对自己编写的VHDL程序进行编译仿真，对程序的错误进行修改，直到完全通过编译和仿真；3.1.6仿真无误后，依照按键开关、数码管、LED灯与FPGA的管脚连接表进行管脚分配。

分配完成后，在进行编译一次，以使管脚分配生效；3.1.7用下载电缆通过JTAG口将对应的sof文件加载到FPGA中，观察设计结果是否和自己的编程思想一致。

eda课程设计数字钟设计

eda课程设计数字钟设计一、课程目标知识目标：1. 学生能理解EDA（电子设计自动化）的基本概念，掌握数字钟的基本原理和设计流程。

2. 学生能描述数字钟的各个模块功能，如计时、显示、调整等，并理解它们之间的协同工作方式。

3. 学生掌握Verilog等硬件描述语言的基本语法，能够利用EDA工具进行基本的数字电路设计和仿真。

技能目标：1. 学生能够运用所学知识，使用EDA工具设计简单的数字时钟电路，并进行功能仿真。

2. 学生通过小组合作，培养团队协作能力和问题解决能力，提高工程实践和项目管理的初步技能。

3. 学生能够运用批判性思维分析设计过程中的问题，提出优化方案，并对设计方案进行改进。

情感态度价值观目标：1. 学生通过数字钟的设计实践，培养对电子工程领域的兴趣和探究精神，激发创新意识和创造潜能。

2. 学生在学习过程中，形成严谨的科学态度和良好的工程意识，认识到技术对日常生活的影响。

3. 学生在小组合作中，学会相互尊重和沟通，培养积极向上的团队精神，增强集体荣誉感。

课程性质分析：本课程为实践性较强的电子设计课程，要求学生将理论知识与实际操作相结合，通过动手实践，深化对电子设计自动化原理的理解。

学生特点分析：针对高中年级学生，已有一定的电子基础和逻辑思维能力，对新鲜事物充满好奇心，具备自主学习的能力。

教学要求：课程要求教师通过引导和启发，帮助学生将抽象的理论具体化，通过项目式的教学方法，使学生能够将所学知识应用于实际问题的解决中。

二、教学内容本课程教学内容围绕数字钟设计的全过程，分为以下三个部分：1. 理论知识学习：- 电子设计自动化（EDA）基本概念与原理；- 数字时钟的组成、工作原理及各模块功能；- Verilog硬件描述语言的基本语法及使用方法；- 相关电子元器件的特性和应用。

2. 实践操作部分：- 使用EDA工具（如ModelSim、Quartus等）进行基本操作；- 设计数字钟的各个模块，并进行功能仿真；- 对设计过程中出现的问题进行分析，提出优化方案；- 完成数字钟整体设计与调试。

eda数字电子钟课程设计

eda数字电子钟课程设计一、课程目标知识目标：1. 让学生理解数字电子时钟的基本原理，掌握EDA技术及其在数字电子时钟中的应用。

2. 使学生掌握数字电子时钟的设计流程，包括硬件设计、软件编程及系统调试。

3. 让学生掌握时钟信号的产生、计数、显示等模块的工作原理和电路设计。

技能目标：1. 培养学生运用EDA工具（如Protel、Multisim等）进行电路设计与仿真测试的能力。

2. 培养学生具备编程和调试数字电子时钟程序的基本技能，提高实际动手操作能力。

3. 培养学生团队协作、沟通表达、问题分析和解决的能力。

情感态度价值观目标：1. 培养学生对电子工程学科的兴趣，激发学生学习热情，形成积极的学习态度。

2. 培养学生具有创新意识和实践精神，鼓励学生勇于尝试，不断优化设计方案。

3. 培养学生关注社会发展，了解电子产品在生活中的应用，提高社会责任感和使命感。

分析课程性质、学生特点和教学要求，本课程目标将分解为以下具体学习成果：1. 学生能够独立完成数字电子时钟的电路设计和程序编写。

2. 学生能够运用EDA工具进行电路仿真测试，分析并解决设计中出现的问题。

3. 学生能够以团队形式进行项目汇报，展示设计成果，接受提问并给予解答。

4. 学生通过课程学习，提升对电子工程的兴趣，树立正确的价值观和人生观。

二、教学内容根据课程目标，本章节教学内容主要包括以下三个方面：1. 数字电子时钟原理及EDA技术概述- 时钟信号的产生与计数原理- 数字电子时钟的组成与工作原理- EDA技术简介及其在数字电子时钟设计中的应用2. 数字电子时钟设计与实现- 硬件设计：时钟信号电路、计数器电路、显示电路等- 软件编程：基于单片机的程序编写，实现时钟功能- 系统调试：电路测试、程序调试及优化3. 教学实践与项目汇报- 实践操作：运用EDA工具进行电路设计与仿真测试- 项目实施：分组进行数字电子时钟设计，培养学生的团队协作能力- 项目汇报：展示设计成果，锻炼学生的沟通表达和问题分析解决能力教学内容安排和进度如下：1. 第一周：数字电子时钟原理及EDA技术概述2. 第二周：硬件设计与软件编程基础3. 第三周：系统调试与优化4. 第四周：实践操作与项目实施5. 第五周：项目汇报与评价教学内容与教材章节关联如下：1. 《电子技术基础》第三章：数字电路基础2. 《单片机原理与应用》第四章：单片机程序设计3. 《EDA技术及应用》第二章：EDA工具使用与电路设计实例三、教学方法针对本章节内容，采用以下多样化的教学方法，以激发学生的学习兴趣和主动性：1. 讲授法：用于对基本原理和概念进行系统讲解，如数字电子时钟的工作原理、EDA技术概述等。

EDA技术基础课程设计--数字闹钟

《EDA技术基础》期末课程设计报告题目数字闹钟专业电子信息工程班级学生目录1数字闹钟设计要求 (3)2数字闹钟总体框图 (3)3数字闹钟局部框图 (3)4数字闹钟功能描述 (4)5程序设计 (5)5.1最顶层文件TOP： (5)5.2调用元件second0： (10)5.3调用元件minute0： (11)5.4调用元件hour0： (14)5.5调用元件r_minute0： (17)5.6调用元件r_hour0： (20)5.7底层元件r_hour0_0：………………………………………………………245.8调用元件DECL7S： (25)6波形仿真 (26)7总结体会 (28)1. 数字闹钟设计要求(见上方)1.1. 时钟信号周期为1s ；1.2. 能够设置时钟时间，时钟时间可以是24小时制或者12小时（若设计为12小时制，要求指示出am/pm)；1.3. 能设置闹钟时间，达到设置时间时，闹铃响一分钟结束； 1.4. 掉电或上电时，时钟显示为00：00，要求设置时间。

2. 数字闹钟总体框图（见上方）clkclk1 reset (共4个数码管，用于显示时间) （共4个数码管，用于显示设置的闹铃时刻）3. 数字闹钟局部框图（见上方）num4.数字闹钟功能描述（见上方）4.1.由该数字闹钟的顶层文件及框图可见，输入端口有clk（秒脉冲），clk1（较高频率脉冲2Hz），reset（清零，电源），setmin_t（调试时间分钟），sethour_t （调试时间小时），setmin_r（设置闹铃分钟），sethour_r（设置闹铃小时）及输出端口led_h_H4（波形显示小时的高位），led_h_L4（波形显示小时的低位），led_m_H4（波形显示分钟的高位），led_m_L4（波形显示分钟的低位），rled_h_H4（波形显示闹铃小时的高位），rled_h_L4(波形显示闹铃小时的低位)，rled_m_H4(波形显示闹铃分钟的高位)，rled_m_L4（波形显示闹铃分钟的低位）和相应的实际上电送入数码管的段选信号。

EDA课程设计_数字时钟(闹钟)

课程设计说明书题目：闹钟学院（系）：年级专业：学号：学生姓名：指导教师：教师职称：目录第1章摘要 (1)第2章设计方案……………………………………………………………………………2.1 VHDL简介……………………………………………………………………………2.2 设计思路……………………………………………………………………………第3章模块介绍……………………………………………………………………………第4章 Verilog HDL设计源程序…………………………………………………………第5章波形仿真图…………………………………………………………………………第6章管脚锁定及硬件连线………………………………………………………………心得体会 (17)参考文献 (18)第一章摘要在当今社会，数字电路产品的应用在我们的实际生活中显得越来越重要，与我们的生活联系愈加紧密，例如计算机、仪表、电子钟等等，使我们的生活工作较以前的方式更加方便、完善，带来了很多的益处。

在此次EDA课程，我的设计课题是闹钟，使用VHDL语言进行编程完成。

报告书主要由设计方案、模块介绍、设计源程序、仿真波形图和管脚锁定及硬件连线四部分组成。

设计方案主要介绍了我对于设计课题的大致设计思路，之后各个部分将会详细介绍设计组成及程序。

第二章设计方案§2.1 VHDL简介数字电路主要是基于两个信号（我们可以简单的说是有电压和无电压），用数字信号完成对数字量进行算术运算和逻辑运算的电路我们称之为数字电路，它具有逻辑运算和逻辑处理等功能，数字电路可分为组合逻辑电路和时序逻辑电路。

EDA技术，就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。

eda多功能数字时钟课程设计

eda多功能数字时钟课程设计一、课程目标知识目标：1. 学生能理解数字时钟的基本原理，掌握EDA工具的使用方法，并运用相关电路知识设计多功能数字时钟。

2. 学生能够运用所学知识，分析并解释数字时钟电路中各个部分的功能及其相互关系。

3. 学生了解数字时钟在实际生活中的应用，理解其重要性。

技能目标：1. 学生能够运用EDA工具进行电路设计，具备实际操作能力。

2. 学生通过动手实践，培养解决实际问题的能力，提高创新意识和团队协作能力。

3. 学生能够运用所学知识，对数字时钟电路进行调试和优化。

情感态度价值观目标：1. 学生在学习过程中，培养对电子技术的兴趣，激发创新精神。

2. 学生通过团队合作，学会尊重他人，培养良好的沟通能力和团队精神。

3. 学生认识到科技发展对社会进步的重要性，树立正确的价值观。

课程性质：本课程为实践性较强的课程，结合理论教学，注重培养学生的动手能力和实际操作技能。

学生特点：学生具备一定的电子技术基础知识，对实践操作有较高的兴趣。

教学要求：教师需结合理论教学，指导学生进行实践操作，注重启发式教学，引导学生主动探究，提高学生的综合能力。

在教学过程中，关注学生的学习进度，及时调整教学策略，确保课程目标的实现。

通过课程学习，使学生能够将所学知识应用于实际生活中，提高学生的创新意识和实践能力。

二、教学内容本课程教学内容主要包括以下几部分：1. 数字时钟原理：讲解数字时钟的基本工作原理，包括时钟信号、计数器、显示驱动等组成部分。

2. EDA工具使用：介绍EDA工具的基本操作，如原理图绘制、电路仿真、PCB设计等。

3. 电路设计与实现：指导学生运用EDA工具设计多功能数字时钟电路，包括时钟信号电路、分频器、计数器、显示驱动和按键控制等模块。

4. 电路调试与优化：教授学生如何对设计的数字时钟电路进行调试，找出问题并进行优化。

教学内容与教材关联性如下：1. 《电子技术基础》中关于数字电路的基础知识，为理解数字时钟原理提供理论支持。

eda课程设计数字时钟

eda课程设计数字时钟一、课程目标知识目标：1. 学生能理解数字时钟的基本概念和原理，掌握数字时钟的组成、功能及使用方法。

2. 学生能够运用所学知识，分析并设计简单的数字时钟电路。

3. 学生了解EDA（电子设计自动化）软件在数字时钟设计中的应用。

技能目标：1. 学生能够运用EDA软件完成数字时钟电路的绘制、仿真和调试。

2. 学生能够运用逻辑电路知识，设计并实现数字时钟的基本功能，如时、分、秒显示。

3. 学生能够通过团队合作，解决数字时钟设计过程中遇到的问题。

情感态度价值观目标：1. 学生培养对电子设计技术的兴趣，提高创新意识和动手能力。

2. 学生在学习过程中，养成积极思考、主动探究的良好习惯。

3. 学生通过团队合作，培养沟通协作能力和集体荣誉感。

课程性质：本课程为实践性课程，以学生动手实践为主，注重培养学生的实际操作能力和创新能力。

学生特点：本课程面向初中生，学生对电子技术有一定了解，具备基本的逻辑思维能力，但实际操作能力有待提高。

教学要求：教师应结合学生特点，采用任务驱动法、分组合作法等教学方法，引导学生主动参与，确保课程目标的实现。

同时，注重过程评价和成果评价，全面评估学生的学习成果。

二、教学内容本章节教学内容依据课程目标，紧密结合教材，确保科学性和系统性。

具体内容包括：1. 数字时钟基础知识：介绍数字时钟的原理、组成及功能，对应教材第3章“数字电路基础”。

- 时钟信号产生- 计数器原理- 显示技术2. EDA软件应用：学习EDA软件的使用方法，绘制数字时钟电路图，对应教材第5章“EDA技术及其应用”。

- EDA软件操作- 电路图绘制- 电路仿真与调试3. 数字时钟电路设计：运用逻辑电路知识，设计数字时钟电路，对应教材第4章“组合逻辑电路”。

- 逻辑门电路- 时钟分频器设计- 计数器设计- 显示控制电路4. 数字时钟制作与调试：分组合作，动手实践，完成数字时钟的制作与调试，对应教材第6章“数字电路实践”。

EDA课程设计报告之数字时钟设计(免费哦~)

计算机科学与技术学院EDA课程设计报告设计题目：数字时钟的设计班级：姓名：学号：日期：2011年6月20日一、系统设计要求1、具有时、分、秒的计数显示功能，24小时循环显示。

2、具有异步清零、预置初值功能，实现LED动态显示，整点报时采用声音报时，几点报几下。

3、采用元件例化方式实现各模块间的连接。

二、系统设计方案1、整个模块采用两个时钟，一个时钟的频率为一秒，用于程序秒的输入。

另一个时钟频率较高，用于七段显示器的选择端口三八译码器的输入时钟。

2、时分秒皆采用两个位的计数，一位代表十位，一位代表个位。

分秒为60进制，时为24进制。

个位逢九向十位进一，秒逢59向分进一，分逢59向时进一。

3、在小时的子程序里把两位小时数转换成一位数作为报时程序的输入。

三、主要VHDL源程序秒—底层LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY SECOND ISPORT (CLK1,R:IN STD_LOGIC;CO1:OUT STD_LOGIC;S0,S1:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END ;ARCHITECTURE XIA OF SECOND ISBEGINPROCESS(CLK1,R,SS0,SS1)VARIABLE SSS0,SSS1:STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINIF R='1' THEN SSS0:="";SSS1:="";ELSIF CLK1'EVENT AND CLK1='1' THENIF SSS1="" AND SSS0=""THEN CO1<='1';SSS0:=""; SSS1:="";ELSIF SSS0="" THEN SSS0:="";SSS1:=SSS1+1;ELSE SSS0:=SSS0+1;CO1<='0';END IF;END IF;S0<=SSS0;S1<=SSS1;END PROCESS;END ;分—底层LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY MINUTE ISPORT (CLK2,R,S:IN STD_LOGIC;MM0,MM1:IN STD_LOGIC_VECTOR(3 DOWNTO 0);CO2:OUT STD_LOGIC;M0,M1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END ;ARCHITECTURE XIA OF MINUTE ISBEGINPROCESS(CLK2,R,S,MM0,MM1)VARIABLE MMM0,MMM1:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINIF R='1' THEN MMM0:="0000";MMM1:="0000";ELSIF S='1' THEN MMM0:=MM0;MMM1:=MM1;ELSIF CLK2'EVENT AND CLK2='1' THENIF MMM1="0101" AND MMM0="1001"THEN CO2<='1';MMM0:="0000"; MMM1:="0000";ELSIF MMM0="1001" THEN MMM0:="0000";MMM1:=MMM1+1;CO2<='0'; ELSE MMM0:=MMM0+1;CO2<='0';END IF;END IF;M0<=MMM0;M1<=MMM1;END PROCESS;END ;时—底层LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.std_logic_unsigned.all;ENTITY HOUR ISPORT (CLK3,R,S:IN STD_LOGIC;HH0:IN STD_LOGIC_VECTOR(3 DOWNTO 0);HH1:IN STD_LOGIC_VECTOR(1 DOWNTO 0);H0:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);H1:OUT STD_LOGIC_VECTOR(1 DOWNTO 0);NUMBER2:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END ;ARCHITECTURE XIA OF HOUR ISBEGINPROCESS(CLK3,R,S,HH0,HH1)VARIABLE HHH0:STD_LOGIC_VECTOR(3 DOWNTO 0);VARIABLE HHH1:STD_LOGIC_VECTOR(1 DOWNTO 0);VARIABLE NUMBER1,NUMBER0:STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINIF R='1' THEN HHH0:="0000";HHH1:="00";ELSIF S='1' THEN HHH0:=HH0;HHH1:=HH1;ELSIF CLK3'EVENT AND CLK3='1' THENIF HHH0="0011" AND HHH1="10"THEN HHH0:="0000";HHH1:="00";ELSIF HHH0="1001" THEN HHH1:=HHH1+1;HHH0:="0000"; ELSE HHH0:=HHH0+1;END IF;END IF;H0<=HHH0;H1<=HHH1;IF HHH1="00" THEN NUMBER0:="";ELSIF HHH1="01" THEN NUMBER0:="";ELSIF HHH1="10" THEN NUMBER0:="";END IF;NUMBER1:=NUMBER0+HHH0;IF NUMBER1="" THEN NUMBER2<="";ELSIF NUMBER1>"" THEN NUMBER2<=NUMBER1-"";ELSE NUMBER2<=NUMBER1;END IF;END PROCESS;END ;报时—底层LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY RING ISPORT(CLK4,CLK5:IN STD_LOGIC;NUMBER:IN STD_LOGIC_VECTOR(7 DOWNTO 0);P:OUT STD_LOGIC);END;ARCHITECTURE ONE OF RING ISBEGINPROCESS(CLK4,CLK5,NUMBER)VARIABLE R:STD_LOGIC;VARIABLE TEX:STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINIF CLK4='1' THENIF (NUMBER/=""AND TEX<NUMBER) THEN R:=CLK5;ELSE R:='0';END IF;IF CLK5'EVENT AND CLK5='1' THENIF TEX<NUMBER THENTEX:=TEX+1;END IF;END IF;ELSE TEX:="";END IF;P<=R;END PROCESS;END;显示—底层LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY dec7s ISPORT(a1,a2:IN STD_LOGIC_VECTOR(7 DOWNTO 0);a3,a4,a5:IN STD_LOGIC_VECTOR(3 DOWNTO 0); a6:IN STD_LOGIC_VECTOR(1 DOWNTO 0);led7s1,led7s2,led7s3,led7s4,led7s5,led7s6 :OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END;ARCHITECTURE one OF dec7s ISBEGINPROCESS(a1,a2,a3,a4,a5,a6)BEGINCASE a1 ISWHEN ""=>led7s1<="";WHEN ""=>led7s1<="";WHEN ""=>led7s1<="";WHEN ""=>led7s1<="";WHEN ""=>led7s1<="";WHEN ""=>led7s1<="";WHEN ""=>led7s1<="";WHEN ""=>led7s1<="";WHEN ""=>led7s1<="";WHEN ""=>led7s1<="";WHEN OTHERS=>led7s1<="";END CASE;CASE a2 ISWHEN ""=>led7s2<="";WHEN ""=>led7s2<="";WHEN ""=>led7s2<="";WHEN ""=>led7s2<="";WHEN ""=>led7s2<="";WHEN ""=>led7s2<="";WHEN ""=>led7s2<="";WHEN ""=>led7s2<="";WHEN ""=>led7s2<="";WHEN ""=>led7s2<="";WHEN OTHERS=>led7s2<="";END CASE;CASE a3 ISWHEN "0000"=>led7s3<="";WHEN "0001"=>led7s3<="";WHEN "0010"=>led7s3<="";WHEN "0011"=>led7s3<="";WHEN "0100"=>led7s3<="";WHEN "0101"=>led7s3<="";WHEN "0110"=>led7s3<="";WHEN "0111"=>led7s3<="";WHEN "1000"=>led7s3<="";WHEN "1001"=>led7s3<="";WHEN OTHERS=>led7s3<=""; END CASE;CASE a4 ISWHEN "0000"=>led7s4<="";WHEN "0001"=>led7s4<="";WHEN "0010"=>led7s4<="";WHEN "0011"=>led7s4<="";WHEN "0100"=>led7s4<="";WHEN "0101"=>led7s4<="";WHEN "0110"=>led7s4<="";WHEN "0111"=>led7s4<="";WHEN "1000"=>led7s4<="";WHEN "1001"=>led7s4<="";WHEN OTHERS=>led7s4<=""; END CASE;CASE a5 ISWHEN "0000"=>led7s5<="";WHEN "0001"=>led7s5<="";WHEN "0010"=>led7s5<="";WHEN "0011"=>led7s5<="";WHEN "0100"=>led7s5<="";WHEN "0101"=>led7s5<="";WHEN "0110"=>led7s5<="";WHEN "0111"=>led7s5<="";WHEN "1000"=>led7s5<="";WHEN "1001"=>led7s5<="";WHEN OTHERS=>led7s5<=""; END CASE;CASE a6 ISWHEN "00"=>led7s6<="";WHEN "01"=>led7s6<="";WHEN "10"=>led7s6<="";WHEN OTHERS=>led7s6<=""; END CASE;END PROCESS;END one;顶层LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY TOP ISPORT (CP,CLK,R0,S0:IN STD_LOGIC;SM0,SM1,SH0:IN STD_LOGIC_VECTOR(3 DOWNTO 0);SH1:IN STD_LOGIC_VECTOR(1 DOWNTO 0);SEL:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);Y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);PP:OUT STD_LOGIC);END;ARCHITECTURE XIA OF TOP ISSIGNAL Y0,Y1:STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL Y2,Y3,Y4:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL Y5:STD_LOGIC_VECTOR(1 DOWNTO 0);SIGNAL YY6,YY1,YY2,YY3,YY4,YY5,YY7,PNUMBER:STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL CO11,CO22:STD_LOGIC;component SECONDPORT (CLK1,R:IN STD_LOGIC;CO1:OUT STD_LOGIC;S0,S1:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));end component;component MINUTEPORT (CLK2,R,S:IN STD_LOGIC;MM0,MM1:IN STD_LOGIC_VECTOR(3 DOWNTO 0);CO2:OUT STD_LOGIC;M0,M1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));end component;component HOURPORT (CLK3,R,S:IN STD_LOGIC;HH0:IN STD_LOGIC_VECTOR(3 DOWNTO 0);HH1:IN STD_LOGIC_VECTOR(1 DOWNTO 0);H0:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);H1:OUT STD_LOGIC_VECTOR(1 DOWNTO 0);NUMBER2:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));end component;component RINGPORT(CLK4,CLK5:IN STD_LOGIC;NUMBER:IN STD_LOGIC_VECTOR(7 DOWNTO 0);P:OUT STD_LOGIC);end component;component dec7sPORT(a1,a2:IN STD_LOGIC_VECTOR(7 DOWNTO 0);a3,a4,a5:IN STD_LOGIC_VECTOR(3 DOWNTO 0);a6:IN STD_LOGIC_VECTOR(1 DOWNTO 0);led7s1,led7s2,led7s3,led7s4,led7s5,led7s6:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));end component;BEGINYY7<="";U1:SECOND PORT MAP(CLK1=>CLK,R=>R0,S0=>Y0,S1=>Y1,CO1=>CO11); U2:MINUTE PORT MAP(CLK2=>CO11,R=>R0,S=>S0,M0=>Y2,M1=>Y3,CO2=>CO22,MM0=>SM0,MM1=>SM1);U3:HOUR PORT MAP(CLK3=>CO22,R=>R0,S=>S0,H0=>Y4,H1=>Y5,HH0=>SH0,HH1=>SH1,NUMBER2=>PNUMBER);U4:RING PORT MAP(CLK4=>CO22,CLK5=>CLK,NUMBER=>PNUMBER,P=>PP); U5:dec7s PORT MAP(a1=>Y0,led7s1=>YY1,a2=>Y1,led7s2=>YY2,a3=>Y2,led7s3=>YY3,a4=>Y3,led7s4=>YY4,a5=>Y4,led7s5=>YY5,a6=>Y5,led7s6=>YY6);PROCESS(CP)VARIABLE SELL:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINIF CP'EVENT AND CP='1' THENIF SELL="111" THEN SELL:="000" ;ELSE SELL:=SELL+1;END IF;END IF;CASE SELL ISWHEN "000"=>Y<=YY1;WHEN "001"=>Y<=YY2;WHEN "010"=>Y<=YY3;WHEN "011"=>Y<=YY4;WHEN "100"=>Y<=YY5;WHEN "101"=>Y<=YY6;WHEN OTHERS=>Y<=YY7;END CASE;SEL<=SELL;END PROCESS;END;四、系统仿真/硬件验证五、设计中遇到的问题与体会自己想了哈。

eda课程设计数字时钟设计

eda课程设计数字时钟设计一、教学目标本课程旨在通过数字时钟设计项目，让学生掌握EDA（电子设计自动化）工具的基本使用，理解数字电路的设计原理，培养学生的动手实践能力和创新能力。

具体目标如下：1.知识目标：•掌握数字电路的基本概念和设计方法。

•学习常用的EDA工具，如Multisim、Proteus等，并能够运用它们进行数字电路的设计和仿真。

•了解时钟信号的产生和应用，理解RTC（实时时钟）的工作原理。

2.技能目标：•能够运用EDA工具设计简单的数字时钟电路。

•能够进行电路仿真，调试并优化设计。

•学会阅读和理解电子电路图，培养良好的电子工程实践能力。

3.情感态度价值观目标：•培养学生对电子科技的兴趣，增强其科技意识。

•培养学生团队协作精神和自主学习能力。

•培养学生解决问题的能力，增强其面对挑战的信心。

二、教学内容本课程的教学内容主要包括数字电路基础、EDA工具的使用、数字时钟设计原理和RTC的应用。

具体安排如下：1.数字电路基础：•数字逻辑门电路•组合逻辑电路•时序逻辑电路2.EDA工具的使用：•Multisim和Proteus的基本操作•数字电路图的绘制和仿真3.数字时钟设计原理：•常见的时钟信号生成电路•数字时钟电路的设计方法4.RTC的应用：•RTC的工作原理•RTC在数字时钟中的应用三、教学方法为了提高教学效果，本课程将采用多种教学方法相结合的方式，包括：1.讲授法：用于讲解数字电路基础和EDA工具的使用方法。

2.案例分析法：通过分析具体的数字时钟设计案例，让学生理解数字时钟的设计过程。

3.实验法：让学生动手实践，使用EDA工具进行数字时钟的设计和仿真。

四、教学资源为了支持教学，我们将准备以下教学资源：1.教材：选用《数字电路与EDA技术》作为主要教材。

2.参考书：提供《EDA技术教程》等参考书籍，供学生课后自主学习。

3.多媒体资料：制作课件和教学视频，用于课堂讲解和课后复习。

4.实验设备：提供计算机、EDA工具软件、电路仿真实验板等，供学生进行实验和实践。

EDA课程设计_数字钟

数字钟一、原理图：二、模块说明：该模块实现分频即将24M时钟源分频为1HZ信号。

该分频器由D触发器和计数器构成，每个D 触发器的输出信号频率为输入信号频率的一半从而实现分频，COUNTER为计数器，配合D触发器进行进一步分频最终达到合适的频率。

对二分频器进行波形仿真为对COUNTER即87计数器仿真为即输入89个时钟脉冲后输出才为一。

对COUNTER1即80计数器仿真为即输入80个时钟脉冲后输出为一。

Second模块实现秒计数为六十进制计数模式，当计数达到59后如再来一个时钟脉冲则进位即分钟加一，秒位清零即为00。

Minute模块实现分计数也为六十进制计数模式，当计数达到59时再来一个脉冲则进位即时钟加一，分位清零即为00。

Hour模块实现时计数为二十四进制计数模式，当计数达到23时再来一个脉冲则复位即为00。

Link模块实现隔离即将分与秒，时与分隔开。

分隔符表现形式为“－”，用了此模块后时钟显示更直观。

Sel_clock模块实现扫描显示即每一瞬间输出的数据为秒的个位或十位，或者为分的个位或十位，或者时的个位或十位。

因该试验增加了一些功能，所以该模块要做相应修改――增加为八位显示。

此时连线时应注意各模块的个位十位接线和分隔符接线。

Deled模块为字符译码模块即将十六进制字符翻译为七段数码管相应段位亮灭从而实现字符译码。

该模块也要作少许修改，如把h"f" =>1,0,0,0,1,1,1；改为了h"f" =>0,0,0,0,0,0,1;这样显示后就起到分隔的作用了。

当然这也不是唯一的修改方法，关键是修改要和你的link模块相匹配。

Alert为整点报时模块，呐叭发声为脉冲激发，不同频率的信号会得到不同音调的声音，如果不停的改变信号频率就会得到一串抑扬顿挫的声音。

对second模块仿真为对minute模块进行仿真为：对hour模块进行仿真：对deled字符译码模块仿真该模块将字符转换成数码管相应的段码以便数码管能显示为人们习惯的字符。

EDA课程设计_数字时钟(闹钟)设计

课程设计说明书题目：闹钟学院（系）：年级专业：学号：学生姓名：指导教师：教师职称：目录第1章摘要 (1)第2章设计方案……………………………………………………………………………2.1 VHDL简介……………………………………………………………………………2.2 设计思路……………………………………………………………………………第3章模块介绍……………………………………………………………………………第4章 Verilog HDL设计源程序…………………………………………………………第5章波形仿真图…………………………………………………………………………第6章管脚锁定及硬件连线………………………………………………………………心得体会 (17)参考文献 (18)第一章摘要在当今社会，数字电路产品的应用在我们的实际生活中显得越来越重要，与我们的生活联系愈加紧密，例如计算机、仪表、电子钟等等，使我们的生活工作较以前的方式更加方便、完善，带来了很多的益处。

在此次EDA课程，我的设计课题是闹钟，使用VHDL语言进行编程完成。

报告书主要由设计方案、模块介绍、设计源程序、仿真波形图和管脚锁定及硬件连线四部分组成。

设计方案主要介绍了我对于设计课题的大致设计思路，之后各个部分将会详细介绍设计组成及程序。

第二章设计方案§2.1 VHDL简介数字电路主要是基于两个信号（我们可以简单的说是有电压和无电压），用数字信号完成对数字量进行算术运算和逻辑运算的电路我们称之为数字电路，它具有逻辑运算和逻辑处理等功能，数字电路可分为组合逻辑电路和时序逻辑电路。

EDA技术，就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。

eda数字闹钟课程设计

eda数字闹钟课程设计一、课程目标知识目标：1. 学生能够理解数字闹钟的基本原理，掌握EDA（电子设计自动化）软件的使用方法；2. 学生能够运用所学的数字电路知识，设计并实现一个具有基本功能的数字闹钟；3. 学生了解数字闹钟中各个模块的功能和相互关系，如时钟模块、闹钟设置模块、显示模块等。

技能目标：1. 学生能够运用EDA软件进行电路设计，提高动手实践能力；2. 学生能够通过小组合作，培养团队协作能力和沟通能力；3. 学生掌握基本的调试方法，能够分析和解决数字闹钟设计过程中出现的问题。

情感态度价值观目标：1. 学生培养对电子设计制作的兴趣，激发创新精神和实践欲望；2. 学生认识到电子技术在日常生活中的重要作用，增强学以致用的意识；3. 学生通过课程学习，培养严谨、细致的学习态度，提高克服困难的勇气和自信心。

分析课程性质、学生特点和教学要求，本课程以实践操作为主，注重培养学生的动手能力和实际应用能力。

针对初中年级学生的认知水平，课程内容以基本原理和实际操作相结合的方式进行，使学生在学习过程中能够将理论知识与实际应用紧密结合，提高学生的学习兴趣和积极性。

通过本课程的学习，学生能够将所学知识运用到实际项目中，实现学以致用，提升自身的综合素质。

二、教学内容本课程教学内容主要包括以下三个方面：1. 数字闹钟原理学习：- 时钟基础知识：时钟信号、晶振、分频器等；- 数字电路基础：逻辑门、触发器、计数器等；- 闹钟功能模块：时钟模块、闹钟设置模块、显示模块等。

2. EDA软件操作与应用：- EDA软件安装与界面认识；- 原理图绘制：学习如何使用软件绘制数字电路原理图；- PCB布线：学习如何将原理图转化为PCB布线图。

3. 数字闹钟设计与制作：- 教学大纲制定：明确教学内容、进度安排和教学目标；- 实践操作：学生分组进行数字闹钟设计、制作和调试；- 评价与反馈：对学生的设计作品进行评价，及时给予反馈。

教学内容与教材关联性：本课程教学内容紧密结合教材中关于数字电路和EDA软件的相关章节，确保学生能够将所学理论知识应用于实际项目中。

EDA课程设计数字时钟

第一章摘要在当今社会，数字电路产品的应用在我们的实际生活中显得越来越重要，与我们的生活联系愈加紧密，例如计算机、仪表、电子钟等等，使我们的生活工作较以前的方式更加方便、完善，带来了很多的益处。

在此次EDA课程，我的设计课题是闹钟，使用MAX+plusⅡ系统进行电路设计及通过下载于硬件连接完成闹钟的显示。

报告书主要由设计方案、模块介绍、仿真波形图和管脚锁定及硬件连线四部分组成。

设计方案主要介绍了我对于设计课题的大致设计思路，之后各个部分将会详细介绍设计组成及程序。

第二章设计说明一、设计要求1、设计简易的一分钟闹钟；2、可手动输入定时时间（0~59s），如30s；3、两个静态数码管上跟踪显示时间的变化：如30，29，28……到了指定时间蜂鸣器发出5s的提示音；4、采用2个静态数码管显示时间；5、用蜂鸣器发出提示音；6、8位数字开关设置定时时间。

二、设计思路根据上述的设计要求，整个系统大致包括如下几个组成部分：它包括以下几个组成部分：1）显示屏，由2个静态数码管组成，用于显示当前设置的闹钟时间并进行跟踪显示；2) 8个数字开关，用于输入闹钟时间；3) 复位键，确定新的闹钟时间设置，或显示已设置的闹钟时间；4) 蜂鸣器，在当数码管由设置时间结束到零时，发出5s蜂鸣声；5）倒计时，由2片74168构成减法计数器。

三、模块介绍1．74168功能介绍74168是十进制加减计数器，U/ND为加/减计数控制端，其为高电平时74168工作在加法计数器状态，当为低电平时74168工作在减法计数状态；ENPN、ENTN为计数控制端（低电平有效）；LDN为同步并行置入控制端，当LDN为低电平时，在CLK上升沿作用下，输出端与数据输入端一致；TCN进位输出端（低电平有效）。

2.倒计时模块倒计时部分由2片74168组成，分别为倒计时的低位与高位。

通过将低位的借位输出端与高位的使能端相连，当低位输出借位信号（即低电平）时，高位74168芯片开始工作，实现减法计数器功能。

EDA课设数字钟

课程设计任务书学生姓名：专业班级：电子科学与技术指导教师：工作单位：信息工程学院题目: 数字钟设计目的：1、掌握在QuartusⅡ软件的使用方法，并能熟练的在QuartusⅡ环境中运用VHDL语言完成一些简单程序的设计；2、掌握数字钟的主要功能与在FPGA中的实现方法。

要求完成的主要任务:1、课程设计工作量：1周。

2、技术要求：（1）设计一个6位LED动态扫描显示的数字钟，根据一个控制键能选择显示时、分、秒或年、月、日；（2）通过拨码开关可以进行时、分、年、月、日的调整，可以实现翻屏；3、查阅至少5篇参考文献。

按《武汉理工大学课程设计工作规范》要求撰写设计报告书。

全文用A4纸打印，图纸应符合绘图规范。

时间安排：1、2012 年12月17日集中，作课设具体实施计划与课程设计报告格式的要求说明。

2、2012年12月18日至2012年12 月21日查阅相关资料，学习电路的工作原理。

3、2012年12月22日至2012年12月27日，方案选择和电路设计。

4、2012年12月28日上交课程设计成果及报告，同时进行答辩。

指导教师签名：年月日系主任（或责任教师）签名：年月日目录摘要 (I)Abstract (II)1 绪论 (1)2 设计内容及要求 (1)2.1设计目的及主要任务 (1)2.1.1设计目的 (1)2.1.2 设计任务及要求 (1)2.2设计思想 (1)3 数字钟的设计 (2)3.1 设计原理与方法 (2)3.2 单元模块设计 (2)3.2.1 分频计模块设计 (2)3.2.2 消抖电路模块设计 (3)3.2.3 计数器模块设计 (3)3.2.4 多路复用器模块设计 (6)3.2.5 七段译码模块设计 (6)3.3 数字钟设计总原理图 (6)4 编译报告 (8)4.1 设计原理与方法 (8)5 电路仿真与硬件调试....................................... 错误！未定义书签。

EDA课程设计数字钟(综合课程设计)一_001

edal数字钟课程设计

EDA课程设计数字闹钟

EDA课程设计报告电子钟

EDA课程设计+(数字钟)

EDA课程设计——多功能数字钟的设计

eda课程设计数字钟设计

eda数字电子钟课程设计

EDA技术基础课程设计--数字闹钟

EDA课程设计_数字时钟(闹钟)

eda多功能数字时钟课程设计

eda课程设计数字时钟

EDA课程设计报告之数字时钟设计(免费哦~)

eda课程设计数字时钟设计

EDA课程设计_数字钟

EDA课程设计_数字时钟(闹钟)设计

eda数字闹钟课程设计

EDA课程设计 数字时钟

EDA课设数字钟

EDA课程设计数字时钟