[习题答案]数字电子技术主编王秀敏机械工程出版社

第二章 逻辑代数与逻辑化简
检测题
一、（1）b （2）a （3）b 二、Y ABC ABC ABC ABC ABC =++++
三、Y
AB AB =+
四、１．()Y
A B C DE =+ ２．()()Y
A B C B C =+++
五、1
D 2. AB 3. A 4.
C 六、1.Y B A C =+
图T2.6.1
2．Y
AB A C =+
AB CD 0001111000011110
00000
11111111
图T2.6.2
七、（1）Y A BC BC =++；
（2）Y
AC BC =+或Y AC AC =+或Y BC BC =+或Y BC AC =+；
八、（１）用卡诺图化简Y AC ABC ABC =++，如图T2.8.1(a)所示，最简与或式为
AB CD
00011110000111
10
000
1111111111
Y AB BC AC
=++
画出用与门、或门实现的逻辑图如图T2.8.1 (b)所示。

（２）将化简后的与－或式变换成与非－与非式
Y AB BC AC ABBC AC
=++=
画出用与非门实现的逻辑图如图T2.8.1 (c)所示。

（３）画出给定函数Y AC ABC ABC
=++的卡诺图，用已围０的方法画圈。

如图T2.8.1 (d)所示，得反函数
Y AB AC BC
=++
Y AB AC BC
=++
Y AB AC BC
=++
由与或非门实现的逻辑图如图T2.8.1 (e)所示。

（４）将Y AB AC BC
=++变成最简或非－或非式：
Y AB AC BC AB AC BC A B A C B C
=++=++=+++++
由或非实现的逻辑图如图T2.8.1 (f)所示。

A BC
00011110
1
000
1
111
≥1
&
&
&
A
B
B
C
A
C
Y
Y
C
A
C
B
B
A
&
&
&
&
(a) (b) (c)
A BC
00011110
1
000
1
111
&≥1
Y
A
B
A
C
B
C
Y
C
A
A
B
C
B
≥1
≥1
≥1
≥1
(d) (e) (f)
图T2.8.1
习题
[题2.1] 1.
()()()AB BC AC A B B C A C ++=+++
2.
AB BC AC AB BC AC =++
AB BC AC
1 1 1 0
1 0 0 0
3.
B A B A ⊕=⊕
[题2.2] 1.
1Y ABC = 2ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD Y =
[题2.3]
1Y D D AB BC AC =++真值表
2Y ABCD B C =+⊕真值表
[题2.4]
1Y AB AC BC =++ 2Y ABC ABC ABC =++
3Y ABC AB BC BC =+++
[题2.5] 1. 解:()Y
A B C C D =•+++A C D =++
2. 解：
()()Y A B C D E A B C D E ABC AD AE =+=++=++
3. 解：
()[()()]Y A B E A C D C D E =+++++
()()()()
A B E AC AD CD CE A B E AD CD CE ACD ACE ABD BCD BCE ADE CDE CE ACD ACE ABD BCD ADE CE ACD ABD BCD ADE CE
=+++++=++++=+++++++=+++++=++++ 4．解：
()[()()()] ()[] =Y A B C ABC A B B C A C A B C ABC AB BC AC ABC ABC ABC ABC
=++++++=++++++++
5. 解：
()()()Y A B CD B C D B CD =++++++
(1)()A B CD BB BCD CB DB CCD DCD A B CD BCD CB DB CD A B CD C D D C C A B D
=++++++++=++++++=++++++=++
[题2.6] 1. '()Y A B CDE =+
2. '(()())'()()()Y A B C AB CD E ABC A B C D E =++++=+++()()ABC A B C D E =+++
3.
'Y =()'()()ACD BCD E A C D B C D E ++=++++
[题2.7] 1.
AB BC=AB(C+C)+(A+A)BC=ABC+ABC+ABC Y =+
2.
Y ABC ABD BCD =++
()()()ABC D D AB C C D A A BCD ABCD ABCD ABCD ABCD ABCD ABCD
=+++++=+++++
3.
A B+CD Y =+
A(B+B)(C+C)(D+D)+()B(C+C)(D+D)+()(B+B)CD =(3,4,5,6,7,8,9,10,11,12,13,14,15)
i
A A A A m i =++=∑
4.
(A B)(C D)Y =⊕⊕
(0,1,2,3,4,7,8,11,12,13,14,15)
i
A B C D A B C D AB AB CD CD
m i =⊕+⊕=+=+++==∑
[题2.8] 1. Y A B =+
2. 1Y AB C AB A B C A B =++=++++=
3.
()()Y AB A CD AD BC A B =+++ ()0
AB ACD AD BC AB =++= 4. Y AC ABC ACD CD =+++
()()()AC ABC ACD CD A C BC CD CD ACD AC AB AD C D AD AC AB AD CD AC A C C AD CD A CD
=+++=++++=++++=++++=+++=+
5.
()()Y BC ABCE B AD AD B AD AD =+++++
()()(1)()()()()
BC ABCE B AD AD B AD AD BC AE B AD AD B AD AD BC B AD AD B AD AD =+++++=+++++=++++ 6.
Y AB AC BCD BCE AD =++++ AB AC B C D BCE AD AB A C B C D BCE AD BCE AD
=++++++=+++++++=+ 7. 解
()()()()()() =()()() =()() =+ =Y A B C D A B C D A B C D A B C D A B C D A B C D A B D A B D A B D A B D A D AD AB BD AD AD BD AD
=+++++++++++++++++++++++++++++++或者等于Y AD AB AD =++
8. 解：Y
A B CD ADB =+++
A B CD AD B
A BCD B
A B
=++++=++=+ 9. 解：()Y
AC BC BD CD A B C ABCD ABDE =+++++++
()AC BC BD CD ABCD AB AC ABDE AC BC BD CD AB ABDE AC BC BD CD AB ADE AC BC BD AB ADE BC BD AB ADE
=+++++++=+++++=+++++=++++=+++
10. 解：
()()Y AC CD AB BC B AD CE =++++
()()()()()AC CD AB BC B AD CE BC B AD C E ABCD C E ABCDE
=++++=++=+=
[题2.9] 解： (a) 图：Y
ABC ABC ABC =++
(b) 图：Y BD BD ABC ABC =+++
(c) 图：Y BCD ABCD BCD ACD ABCD ABCD =+++++
[题2.10] 1.
Y ABC ABD ACD CD ABC A CD =+++++
解：得Y
A D =+
AB CD 0001111000011110
10
01111
1
11
111100A D
图A2.10.1
解：①直接填卡诺图如图A2.10.2所示 ②合并最小项，画图 ③将每个圈的乘积项相加，得
Y AB AD BC =++
AB CD 0001111000011110
0111
1
1
1
110000001
图A2.10.2
3.()()()()Y
A B A C D B C D A B C D =++++++++
解：①画卡诺图先求出反函数Y 的卡诺图，然后由Y 的卡诺图得出Y 的卡诺图。

利用反演定理求出Y 的与－或式： Y AB A CD BCD ABCD =+++
填Y 的卡诺图，如图A2.10.3(a)所示，再求出Y 的卡诺图，即在图A2.10.3(a)卡诺图中，方格内为０的改为１，为１的改为０。

如图A2.10.3(b)所示
AB CD 0001111000011110
0000000111
1
1
1111
AB CD
0001111000011110
10
10011110010
图A2.10.3(a)
图A2.10.3(b)
②画图合并最小项
③将每个圈对应的乘积项相加，得
Y ABD ABC ACD ABD =+++
解：①画出Y 的卡诺图，如图A2.10.4所示
AB CD
0001111000011110
11110111111
1101
1
图A2.10.4
②圈１，合并最小项
③将每个圈对应的最小项相加，即得 Y B C D =++
5. (),,,(1,2,3,4,5,6,7,8,9,10,11,12,13,14,15)i i
Y A B C D m i =
=∑
解：①填卡诺图，如图A2.10.5
AB CD 0001111000011110
011111111
11
11111
图A2.10.5 ②圈１，合并最小项
③将每个圈所对应的最小项相加，得 Y A B C D =+++
6. (),,,(0,1,2,3,4,5,6,7,8,9,10,11,12,13)i
i
Y A B C D m i =
=∑
解：①填卡诺图，如图A2.10.6(a)所示
AB CD
0001111000011110
1111111
111
111
1
00A
B C
图2.10.6(a) ②圈１，合并最小项 ③将两个圈最小项相加得
Y A B C =++
另一种化简方法是在卡诺图中圈０，得反函数Y 的最简式，如图2.10.6(b)所示
AB
CD 0001111000011110
0011111111111
1
1
1
ABC
图A2.10.6(b)
Y ABC =
将Y 取反，得 Y ABC A B C ==++
7. (),,(0,1,2,5,7)i i
Y A B C m i =
=∑
解：填卡诺图，如图A2.10.7(a)所示，画圈、合并最小项，得 Y AC AC AB =++
A BC 0001111001
1111
10
00
AB
AC
AC
A
BC
0001111001
11111
00
BC AC
AC
图A2.10.7(a) 图A2.10.7(b)
还有另一种画圈的方法，如图A2.10.7(b)所示，得Y AC AC BC =++ 由这种化简方法可得，最简式不是唯一的。

8.(),,,(0,1,2,6,8,10,11,12)i i
Y A B C D m i =
=∑
解：填卡诺图，如图A2.10.8所示，画圈、合并最小项，得
Y ABC A CD ACD ABC =+++
AB CD 0001111000011110
1
001
110100001101
图A2.10.8
[题2.11] 略 [题2.12] （1）D B C B C AB Y
++=
ABC BC BD ABC BC BD =++=
（2）C B A B A BC Y
))((+++=
()()()BC A B A B C BC ABC A BC BC ABC A BC
=+++=++=
（3）D B A D C B C AB Y
++=)(
()ABC BC D A B D
ABC BC D A B D ABC BC D A B D
=++=+=+
D B A D C B C AB =
[题2.13] 1. Y A B C D =+++
2. Y AB AC D =++或Y BC AC D =++
3.
Y BC BD =+
[题2.14]
1.
解：画出卡诺图，如图A2.14.1所示，约束条件在卡诺图中打⨯“”
图A2.14.1
利用⨯化简得 Y B AC =+
2.
解：画出卡诺图，在编号为０，２，３，５，６，７，８，９的方格内填１值，由无关条件
0AB AC +=，
在乘积项
,AB AC 所覆盖的方格内填⨯值，剩余的其它方格内填０值，绕１格并充分利用╳格画包围圈，
如图A2.14.2所示。

将各包围圈合并后的乘积项相加得化简结果为：
Y A C BD DB =+++
A BC 00
0111100111
1
00
(),,0Y A B C AC ABC BC ⎧=+⎪⎨=⎪⎩约束条件关系式
(,,,)(0,2,3,5,6,7,8,9)0i i Y A B C D m i AB AC ⎧==⎪⎨
⎪+=⎩
∑约束条件关系式
AB CD 0001111000011110
1111
1
1
11
00
BD
C
A BD
图A2.14.2
3.Y ABC ABC =+，约束条件关系0AB AC BC ++=
解：画出卡诺图，其卡诺图中C B A ⋅即对应001处应填1，对应C B A ⋅即100处应填1；对于约束条
件中的三个与项，对应11=AB 的方格内应填入“×”号，对应11=AC 及11=BC 的方格内也应填入“×”号，如果一个格中有多个“×”，只画一个即可，由此得卡诺图如图A2.14.3所示。

由图化简得
Y A C =+
图A2.14.3
4．(,,,)(1,5,8,12)(3,7,10,11,15)i
i
i
i
Y A B C D m d =
+∑∑
解：画出卡诺图，如图A2.14.4所示，画圈合并最小项，得Y AD AD =+
AB CD 00011110
000111
1011
1
100000
图A2.14.4
5. (,,,)(4,6,10,13,15)(0,1,2,5,7,8)i
i
i
i
Y A B C D m i d i =
=+=∑∑
解：画出卡诺图，如图A2.14.5所示，画圈合并最小项，得Y AB BD BD =++
A BC
0001111001
1
1
AB CD 00011110
00011110
1111
1
00
图A2.14.5
[题2.15]
解：①由题意知道，应用ABCD 四个变量的编码来表示8421BCD 编码，除了十种输入组合对应0~9外，其余1010、1011、1100、1101、1110、1111六种组合不可能出现，换句话说，它们是8421BCD 码的无关项，因而在填写函数Y 的真值表中，我们用“×”来代表这些无关项对应的Y 值，由此得函数Y 的真值表如表2.15所示。

表2.15 真值表
ABCD Y
ABCD Y
0000 0 1000 0 0001 1 1001 1 0010 0 1010 × 0011 1 1011 × 0100 0 1100 × 0101 1 1101 × 0110 0 1110 × 0111
1
1111
×
② 函数Y 的最小项表达式。

用
()⋅⋅⋅∑表示使Y 取值为“1”的所有最小项；用(
)
d ⋅⋅⋅∑表示函数Y 的无关项，则有
(,,,)(1,3,5,7,9)(10,11,12,13,14,15)i i i
i
Y A B C D m i d i ==+=∑∑
用约束条件式用卡诺图表示，如图A2.15(a)所示
图A2.15 用卡诺图表示无关项
由图A2.15(b)的两个圈化简得
=+AC AB 0
进一步分析会发现：当A 、B 取值分别为1、1或A 、C 取值分别为1、1时，对应的两个与项AB 、
AC 都是1，而在无关项之外的其他变量组合中，A 、B 取值至少有一个为0，即与项AB =0，A 、C 取
值也至少有一个为0，即与项AC =0。

因而用约束条件可写为
0=+AC AB
故本题Y 的表达式可写成
(,,,)(1,3,5,7,9)i i
Y A B C D m i ==∑
0=+AC AB …约束条件
第四章逻辑门电路
检测题
一、选择题
1． (D) 2.(B) 3.(A) 4.(D) 5.(B) 6.(A)
二、判断题（正确打√，错误的打×）
１.√２.√３.√４.√５.√
６.× 7.√ 8.× 9.√ 10.√
三、试画出用三个二输入的“与非”门实现L A B
=+的等效逻辑电路图。

解：将表达式化成“与非—与非“表达式如下后，即可画出电路图。

L A B A B A B
=+=+=
&
& &
A
B
L
四、试画出图T4.4所示电路输出端的电压波形。

其中输入A、B的波形如图所示。

图T4.4
解：画出的波形如图所示：
1
L
t 2
L
t
t
3
L
图A4.4
五、 指出图T4-5所示电路的输出逻辑电平是高电平、低电平还 是高阻态。

已知图(a)中的门电路都是74系列的TTL 门电路，图(b)中的门电路为CC4000系列的CMOS 门电路。

图T4.5
解： TTL 门电路的输入端悬空时，相当于高电平输入，输入端接有电阻时，其电阻阻值大于1.4k Ω时，
该端也相当于高电平，电阻值小于0.8k Ω时，该端才是低电平。

而CMOS 逻辑门电路，输入端不管是接大电阻还是接小电阻，该端都相当于低电平（即低电位）。

所以有如下结论： (a) 1L 为低电平状态；2L 是低电平状态；3L 是高电平状态；4L 输出为高阻状态； (b) 1L 输出为高电平；2L 输出是低电平状态；3L 输出是低电平状态；
习题
题4.1填空题
［1］任何时刻只能有一个三态门处于工作状态，而其它门则必须处于高阻态 ［2］低 ［3］下降，上升
［4］IHmin(VON)ILmax(VOFF),V V ［5］OC
题4.2 电路如图4.2(a)、(b)、(c)、(d)所示，试找出电路中的错误，并说明为什么。

图P4.2
解 ：
图(a)：电路中多余输入端接“1”是错误的，或门有一个输入为1，输出即为1。

图(b)：电路中多余输入端接“0”电平是错误的，与门输入有一个为0，输出即为0。

图(c)：电路中两个与门输出端并接是错误的，会烧坏器件。

因为当两个与非门的输出电平不相等时，两个门的输出级形成了低阻通道，使得电流过大，从而烧坏器件。

图(d)：电路中两OC 门输出端虽能并接，但它们没有外接电阻至电源，电路不会有任何输出电压，所以是错误的。

题4.3如图P4.3所示的电路，写出输出端的逻辑函数式，并分析电路的逻辑功能。

Y
V '
图P4.3
解：由题意知：1Y 输出为
A ，
2Y 输出为B ，3Y 输出为AB ，4Y 输出为AB 。

根据OC 门的线与功能，可以求得Y 的逻辑函数： Y AB AB AB AB A B ==+=⊕，该电路实现异或
功能。

题4.4 CMOS 传输门如图P4.4所示，分析电路的逻辑功能，并给出功能表，画出相应的逻辑符号。

F
图P4.4
解：
（1）当1E =时，TG 截止；当0E =时，TG 导通，相当于开关接通。

'F AB = F AB =
（2）功能表如表4.4所示。

表A4.4
（3）逻辑符号 如图A4.4所示。

图A4.4
题4.5 CMOS 门电路如图P4.5所示，分析电路的功能，写出功能表，并画出相应的逻辑符号。

TG
DD
A
E
Y
1
V
图P4.5
解：真值表见表A4.5所示。

表A4.5
E A
Y
1 × 0 0 0 1
高阻 1 0
分析：
1E =时，TG 截止，输出高阻态;0E =时，TG 导通，Y A =
逻辑符号如图A4.5。

A
Y
E
1
E
图A4.5
题4.6 图P4.6所示电路为CMOS 门电路，试分析各电路输出逻辑功能，并写出各电路的输出逻辑函数式。

设二极管正向导电时的压降为0.7V 。

图P4.6
解：(a) 1
L ABC DEF ABCDEF =+=是一个六输入的与非逻辑关系；
(b) 2()L A B C D E A B C D E =++++=++++是一个六输入的或非逻辑关系； (c) 3L ABCDE =五输入与非逻辑关系；
(d) 4
L A B C D E F A B C D E F =++++=+++++
题4.7 图P4.7由74系列与非门组成的电路中，试计算门1G 最多可以驱动多少个同样的门电路负载。

要求1G 输出的高电平、低电平满足OH
3.2V V ≥，OL 0.2V V ≤。

与非门的输入电流为IH 20A I μ≤，
IL 1A I m ≤-，OL 0.2V V ≤时输出电流最大值为OL(max)15A I m =，OH 3.2V V ≥时输出电流最大值为OH(max)0.2A I m =-。

Vo
G &
&&
&
G 123
图P4.7
解：设0.2OL
V V ≤时可以驱动1N 个门电路
1IS OL N I I ≤
OL
1IS
15I N I ≤
=
与非门的输入短路电流与输入端数无关； 设OH
3.2V V ≥时可以驱动2N 个门电路
2IH OH 2N I I ≤ （22N 为负载门总的输入端数）
OH 2IH 0.2
5220.02
I N I ≤
==⨯ 高电平输入电流与输入端数有关
12min{,}5N N N ==
即能驱动同类门的最大数目是5。

题4.8 TTL 门电路如图P4.8所示，已知门电路参数为OH
3.2V V =，OL 0.2V V =，IH(min) 2.8V V =，
IL(max)0.4V V =，IH 30I A μ=，IL 1.0A I m =-，OH 400A I μ=，OL 10A I m =-，为了实现Y AB =，
Y AB =的逻辑关系，试求R 的允许范围。

A B
Y
R
Y
&
1
图P4.8
解：当'Y 为高电平时 ，则必须满足
OH
OH V I R
≤ 所以OH
OH
8k V R I ≥
=Ω。

题4.9在图P4.9所示的电路中，门12G ,G 是两个OC 门，每个门输出低电平允许灌入的最大电流为
OL 15A I m =，输出高电平时的漏电流OH 400A I μ<，规定输出高电平OH(min) 2.8V V =，低电平OL(max)0.4V V =。

345G ,G ,G 是三个TTL 与非门，它们的IS 1.44A I m =，输入高电平时的漏电流
IH 20A I μ=。

试选取L R 的数值。

V CC
图P4.9
解：(1) 12G ,G 线与输出高电平时，电流流向如图A4.9(b)所示。

OH CC RL L V V I R =-⋅ RL OH IH 26I I I =+
所以OH
CC OH IH L OHmin (26)V V I I R V =-+⋅≥将CC 5V V =，OH 400A I μ=，IH 20A I μ=，
OH(min) 2.8V V =，代入上式中，有L 5(20.460.02) 2.8R -⨯+⨯≥，则L 2.03R K ≤Ω。

(2)当12G ,G 线与输出为低电平时，假定12G ,G 中只有1G 导通，电流的实际方向如图A4.9（c ）所示，负载电流全部流入导通的1G 门。

OL CC RL L OL(max)RL OL IS
CC OL IS L OL(max)
3(3)V V I R V I I I V I I R V =-⋅≤=---≤
将CC
OL IS OLmax 5V,15A, 1.4A,0.4V V I m I m V ====代入上式，得L 0.42k R ≥Ω，由(1)，(2)综合
考虑，L
0.42k 2.03k R Ω≤≤Ω，因此可取L 1k R =Ω。

V
CC
34
5
+V CC
(+5V )
5
(a) (b)
1
(c) 图A4.9
题4.10 某一74H 系列TTL 与非门的OL(max)
OH(max)20A,0.5A I m I m ==，测得其输入低电平电流
IL 0.8A I m =，输入高电平电流IH 20A I μ=，将此门连接成如图P4.10所示，问该门扇出系数为多少？
图P4.10
解：门P G 输出为低电平时，后接的每个门都有IL I 流出灌入P G 门，则可带的门数01N 满足01N ×IL I ≤OL I
即01N ≤OL I /IL I =20/0.8=25
门P G 输出为高电平时，有拉电流流出P G 门。

后接的每个门流入的电流为2IH I ，则可带的门数N O2
满足下式
02N ×2IH I ≤OH I
即02N ≤OH I /IH I =0.5/(2×0.02)=12 因此N 应选取｛01N ，02N ｝min ，即
N =12
题4.11说明如图P4.11中TTL 门电路的输出是高电平还是低电平。

V V Y 50Ω
1
CC IH
&
Y 2
A B C D
Y 3
V V V
(a) (b) (c)
Y 4
V IH
V IL
50Ω
10k Ω
5k Ω
&
Y 5
(d)
(e)
图P4.11
解：图(a)中，1
11101,Y =⋅⋅⋅=输出为高电平。

图(b)中，2
001,Y A B C D =⋅⋅+⋅⋅=输出为高电平。

图(c)中，31000101,Y =⋅⋅⋅⋅⋅=输出为高电平。

图(d)中，40101,Y =⋅⋅=输出为低电平。

图(e)中，5
110,Y =⊕=输出为低电平。

题4.12说明图P4.12中CMOS 门电路的输出试高电平、还是低电平。

&
Y 1
V IL 10k Ω
≥1
10k ΩV
IH
Y 2
V
DD
&≥1
Y 3
10k Ω
V IL V IH
V
IH
(a) (b) (c)
V V DD
Y 4
(d)
图P4.12
解： 图(a)中 ，1
001,Y =⋅=输出为高电平。

图(b)中，2110,Y =⋅=输出为低电平。

图(c)中，310101,
Y =⋅+⋅=输出为高电平。

图(d)中，4
10101,Y =⋅+⋅=输出为高电平。

题4.13试说明在下列情况下，用万用表测量图P4.13的TTL 门的I2V 端的电压各为多少？万用表使用5V 量程，内阻为20k /V Ω
图P4.13
(1) I1V 悬空； (2) I1V 接低电平（0.3V ）； (3) I1V 接高电平（3.6V ）； (4) I1V 经100Ω电阻接地 (5) I1V 经10k Ω电阻接地 解： I1V 悬空，I2 1.4V V =
I1V 接低电平0.3V 时，I20.3V V = I1V 接高电平3.6V 时，I2 1.4V V =
I1V 经100Ω电阻接地时，I20V V =
I1V 经10k Ω电阻接地时，I2
1.4V V =
题 4.14 用增强型NMOS 管构成的电路如图4.14所示。

试写出F 的逻辑表达式；并用NMOS 管画出更加简化而逻辑功能不变的电路。

图P4.14
解： 解题时首先要分清哪些管子是负载管，哪些管子是开关管，只有在一个负载管的源极与开关管的漏极连接节点上才能输出倒相的逻辑函数。

该题电路图中只有1T 是负载管，其余的都是开关管。

在开关管中再看哪些是串接的，哪些是并接的。

对于相互串接的开关管，它们栅极上所加的变量互为与逻辑；对于相互并接的开关管，它们栅极上所加的变量互为或逻辑。

根据以上分析原则，可得函数
()()D C B A AD AC B A F ++=++=
所得简化电路如图4.14(b)所示。

（a ）增强型NMOS 管构成的电路图 (b)简化后的NMOS 管构成的电路图
图4.14 电路图
题 4.15 MOS 门原理电路图如图P4.15所示。

分析电路输入、输出间的逻辑关系，写出逻辑表达式，并画出1L 、2L 相应的逻辑符号。

(a) (b)
图A4.15
解：图A4.15（a ）（b ）中N T 和P T 采用了简便的画法。

图（a ）中，电路中M
A =，N
B =。

分析P 与,M N 的逻辑关系可知，只有当,M N 同为高时，P
才为低电平，由此可得
P M N =
而1
L P =，因此1L 和,A B 逻辑关系为
1L M N A B A B ===+
图（b ）中，电路中M
A =，N
B =。

分析P 与,M N 的逻辑关系可知，只有当,M N 为只要有一个
为高时，P 才为低电平，由此可得
P M N
=+
而2
L P =，因此2L 和,A B 逻辑关系为
2L M N A B A B =+=+=
综上所述，因此1L 和2L 的逻辑符号如下所示：
A B
L 1
L 2
题4.16 在图P4.16所示的CMOS 门电路，试分析下图的逻辑功能。

A
图P4.16
解：图P4.16为CMOS 或非门及传输门组成的单元电路。

C 、C 为传输门的控制信号。

当C =0时，1TG 开启，2TG 关闭Y 由A 、B 决定，即Y
A B =+；当C =1时，1TG 关闭，2TG 开启，1G 、2G 与2
TG 构成一环路。

Y 端电位由B 信号决定。

当B =1时，Y 为０，经2G 反相并经2TG 传输后，Y 的０态不变；当B=0时，Y 端已确定的电位不再改变。

综上所述，当C =0时，Y A B =+；当C =1时，Y 不变，这相当于一个采样电路。

第五章 组合逻辑电路
检测题
一、 单项选择题
１．组合逻辑电路通常由____组和而成。

（a ）记忆元件 （b ）门电路 （c ）计数器 （d ）以上均正确 答案（b ）
２．能实现算术加法运算的电路是____。

（a ）与门 （b ）或门 （c ）异或门 （d ）全加器
答案（d ）注释：与门，或门，异或门等实现的是逻辑运算，半加器，全加器，加法器实现的是算术
运算
３．N 位二进制译码器的输出端共有____个。

（a ）2n 个 （b ）2n
个 （c ）16个 （d ）12个 答案（b ）
４．3线-8线译码器74LS138，若使输出50Y =，则对应的输入端210A A A 应为____.
（a ）001 （b ）100 （c ）101 （d ）110
答案（c ）
5．要使3-8线译码器正常工作，使能控制端G 、2G A 、2G B 的电平信号为____。

（a ）011 （b ）100 （c ）000 （d ）0101
答案（b ）
二、试用３线－８线译码器74LS138和门电路实现一个判别电路，当输入的三位二进制代码能被２整除时电路输出为１，否则为０。

答案：根据题意，写出真值表，如表R5.4所示。

由表R5.4，得出，246Y ABC ABC ABC m m m =++=++由于74LS138的输出i Y 为i m ，因此令
210,,A A B A C A ===，则得246246246Y m m m m m m Y Y Y =++=⋅⋅=⋅⋅根据上式画出逻辑图，如图R5.3
所示。

表R5.4
Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7
A 2A 1A 0
S 1S 2S 3
&Y
A B C
"1"
图R5.3
三、试用与非门构成密码电子镇。

A ，B ，C ，D 是镇上的四个按键，Y 是开锁信号。

欲打开密码锁，应按下AD 键，在插入钥匙，锁就被打开了，否则打不开。

答案：列出真值表，如表R5.5所示。

键被按下用１表示，否则用０表示，密码对时Y 为１，否则为０。

由表R5.5可得：Y
ABCD =变形Y ABCD =画出逻辑图，如图R5.4所示。

Y
A B
D
图R5.4
四、用与非门实现４变量多数表决电路，即当４个变量中有３个或３个以上的变量为１时，输出为１。

答案：（１）四变量多数表决电路的真值表如表R5.6
由表R5.6，写出Y 的表达式：Y ABCD ABCD ABCD ABCD =+++用卡诺图化简，如图R5.5。

化简得Y BCD ACD ABD ABC =+++将变换得，Y BCD ACD ABD ABC =⋅⋅⋅写出逻辑图，
如图R5.6
表R5.5
表R5.6
五、判断函数()()()F A B B C A C =+++是否存在险象。

解
变量,B C 具有竞争力，判别如下：
A+C
0001101101
A
BC 00
00
A+B B+C
图R5.8
00BC = F AA =
01BC = F A = 10BC = 0F =
11BC =
1F = 00AC = F BB =
01AC = F B = 10AC = 0F =
11AC =
1F =
上述判别式表明，当00BC =时，A
变量将产生偏“1”冒险。

同理
00AC =时，变量B 也会产生险
AB CD 00
01
11
10
00011110
000000000
11111
图R5.5
A B C D
Y
图R5.6
象。

卡诺图如图R5.8所示
由此可见，在卡诺图中若包围圈存在相邻而不相交的部分，对应的逻辑电路将存在险象。

上述判断方法虽然简单，但具有局限性。

对于多输入组合逻辑电路，往往存在两个以上输入变量同时改变状态的可能性。

实际上，常常在通过实验的方法才能确定有无险象，即在电路有输入端加入输入信号的所有可能组合状态，用逻辑分析仪或示波器等捕捉输出端可能产生的险象。

六、试用四选一数据选择器实现函数F
ABC ABC ABC ABC =+++
答案：四选一数据选择器得输出为100101102103Y A A D A A D A A D A A D =⋅+⋅+⋅+⋅而欲实现的逻辑函数为
F ABC ABC ABC ABC =+++令10,,A A A B Y F ===则0123F AB D AB D AB D AB D =⋅+⋅+⋅+⋅将
F 得表达式与Y 的表达式对比，得0123,,,D C D C D C D C ====画出逻辑图，如图R5.9所示。

B C
图R5.9
习题
[题5.1] 分析图P 5.1所示组合电路，写出输出Y 的逻辑函数式，列出真值表，说明逻辑功能。

解：（１）写出输出Y 的逻辑函数
该电路式由３线－８线译码器74138LS 和一个与门构成。

使能端3
211,0S S S ===时，译码器处
于译码状态，其输出为i
i Y m =，i m 是由2A ，1A ，0A （或图中,,A B C ）构成的最小项。

Y
图P5.1
0210o Y m A A A ==
77210Y m A A A ==
将
210,,A A A B A C ===代入上述各式，07,Y Y 变为：
0Y ABC =
7Y ABC =
07()()Y Y Y ABC ABC A B C A B C AB AB AC AC BC BC =⋅=⋅=++++=+++++
（２）列出真值表，如表A5.2所示。

（３）分析逻辑功能
由真值表A 5.2可知，当0A B C ===时，
0Y =；当1A B C ===时，0Y =因此，
该电路是一个不一致电路，即当,,A B C 相 同时，Y 为０；,,A B C 不同时，Y 为１。

[题5.2] 分析图P5.2电路的逻辑功能。

其中0123
,,,S S S S 为控制
输入端（或称使能端），写出输出的逻辑函数式，列出真值表，说明Y 与A ，B 的逻辑关系。

解：
0123Y A B S ABS BS BS A =⋅⋅+⊕++ Y 与A ，B 的逻辑关系，如表A5.3所示。

表A5.2
23
A B
Y
图P5.2
表A5.3
[题5.3] 如图P5.3所示的电路，其中ABCD 为8421BCD 码，判断该电路所完成的逻辑功能。

Y Y Y Y
图P5.3
解：74283LS 是一个四位二进制加法器，0C 为低位片向本片的进位，4C 为本位片向高位片的进位。

3210A A A A A =，32100011,,B Y Y Y YY Y A B ===+
列真值表，如表A 5.4所示。

表A5.4
B
A B + 1 1
由真值表可以看出，3210Y Y Y Y 为余３码，因此该电路为8421BCD 转换成余３码的电路。

[题5.4] 电话室对3种电话编码控制，按紧急次序排列优先权高低是：火警电话、急救电话、报警电话试设计该编码电路。

解:
设火警为A ，急救为B ，报警为C ，，分别编码00、01、10, 列真值表A5.6。

画卡诺图图A5.2(a)。

电路如图A5.2(b)所示。

10001111001
BC
A
X 000
1F AB
=10001111001
BC
A
X 00
2F A B
=1
图A 5.2(a)
A B
1
F 2
图A 5.2(b)
[题5.5]试用与非门设计一个水坝水位控制器。

图P5.4为水坝水位示意图。

A,B 为三个电极，当电极被水浸没时，会有输出信号。

如果水面在A,B 以下为正常状态，绿灯亮；水面在A,B 间为异常状态，黄灯亮；水面在B 以上为危险状态，红灯亮。

表A5.6
解：（１）列真值表。

根据题意，该控制器有两个输入A,B ；三个输出123,,Y Y Y ，1Y 代表绿灯，2Y 代表黄灯，3Y 代表红灯。

输入变量：水在电极之上，用１表示，水在电极之下，用０表示。

输出变量：１表示灯亮，０表示灯灭。

列出真制表，如表A5.7。

表A5.7
（２）写出逻辑函数式
123Y AB Y AB Y AB
=== 以上三个逻辑函数式，均具有约束条件
0AB =
（３）化简
10
Y AB AB ==
1Y AB
AB A =+=
20
Y AB AB ==
2Y AB =
30
Y AB AB ==
3Y AB AB B =+=
（４）画出逻辑图，如图A5.3
图P5.4
A
B
1
Y 2Y 3
图A5.3
[题5.6]试用74LS283实现8421码转换成余３码的电路。

解：（１）列真值表，并写出输出逻辑函数式 由8421码转换成余３码的真值表入表A5.8所示。

表A5.8
要想将0000变成0011，必须是0000+0011=0011，因此，余3码＝8421码+0011。

（２）画出逻辑图，用74LS283四位二进制加法器实现，令32103210,0011A A A A ABCD B B B B ==，
则3210Y Y Y Y 就为余３码。

其逻辑图如图A5.4所示。

A B
C D Y 3Y 2Y 1Y 0
C 4
C 0
F 3F 2F 1F 0
74LS283
A 3A 2A 1A 0
B 32B B 1B 000
11
图A5.4
[题 5.7] 使用一片7485和一片74283设计一个电路，将5421BCD 码(ABCD )转换成余3码（abcd ），不允许另加器件。

解:
分析两种码型的特点，可知5421BCD 和余3码的后5个码完全相同，前5个码对应的二进制数相差3.因此电路应首先判断输入5421BCD 码是否比5小，若满足则将该值进行加3操作得到余3码，否则直接输出为余3码。

首先设计判断电路，只要输入5421码是0~4之间的任何码，则输出为1.为了不增加任何器件，可将
7485的1234A A A A 送5421BCD 码， 4321B B B B 送入0101到1000中任何一个二进制数，将A<B F 输出，实现判断电路。

然后根据输出的A<B F 决定5421码是进行加3操作还是加0操作。

电路图如图A5.5所示。

a b c d
图A 5.5
[题5.8] 某学校有三个实验室，每个实验室各需2kW 电力。

这三个实验室由两台发电机组供电，一台是2kW ，另一台是4kW 。

三个实验室有时可能不同时工作，试设计一逻辑 电路，使资源合理分配。

解：（1）分析题意
设输入变量为A 、B 、C 表示三个实验室，工作为1，不工作为0； 设输出变量为
X 、Y ，分别表示2kW ，4kW 的发电机，启动为1，不启动为0。

（2）列真值表
分析过程可列出真值表如表A5.9所示。

表A 5.9
（3）画卡诺图
由真值表画出卡诺图，如图图A5.6所示。

A BC 000111100101011
1
图A5.6 题5.8的卡诺图
（4）逻辑表达式
将图A3-6-1（a ）的卡诺图化简得
(1,2,4,7)(3,5,6,7)X A B C
Y AB BC AC
⎧==⊕⊕⎪⎨
==++⎪⎩∑∑ （5）画逻辑电路图
由逻辑表达式可画出逻辑图，如图A5.7所示。

A
图A5.7 题5.8的逻辑图
[题5.9] 用全加器实现4位8421BCD 码 解：
用全加器实现4位8421BCD 码相加时，其和是二进制码。

当和数小于等于9时，8421BCD 码与二进制码相同。

但当和数大于9时，8421BCD 码产生进位（逢十进一），所以用二进制全加器对两个8421BCD 码相加后，需要将二进制表示的和数转换成8421BCD 码。

转换原理：4位二进制数是逢十六进一，4位BCD 码是逢十进一，所以当二进制数表示的和数大于9时，就应加6实现逢十进一，而小于等于9不加6，电路如图A5.8所示。

A B B B A A A B 1230
4
C
图A5.8
[题5.10]利用两片8线—3线优先编码器74148LS 集成电路构成的逻辑图如图P5.5所示。

（1） 试分析电路所实现的逻辑功能。

（2） 指出当输入端处于下述几种情况时，电路的输出代码3210D D D D 。

○1 当输入端为5I 为0，其余各端均为1时。

○2 当输入11
I 为0，其余各端均为1时。

○3 当输入端1I 和10
I 为0，其余各端均为1时。

（3） 试说明当输入015~I I 均为高电平1时和00I =而其余各端为高电平1时，电路输出状态的区别。

I I I 0
1
2
I I I ex
图P5.5逻辑图
题意分析 中规模集成电路8线—3线优先编码器74148LS ，按输入端70~I I 的顺序高位优先编码，
反码输出。

设有一个输入使能端ST （片选端），当0ST
=时，编码器使能工作，并有两输出使能端S Y 及
EX Y 。

S Y 为选通输出端，当S 0,1ST Y ==时编码器输出有效；EX Y 为优先编码标志，当EX 0Y =时，
输出为优先编码代码。

S Y 与EX Y 可用来扩展编码器功能。

依据74148LS 器件的特性即可分析本例给定的各种关系。

解 （1）逻辑图功能分析。

由图P5.5逻辑图得知，两片8线—3线优先编码器74148LS 为串联工
作，高位片通输出端S Y 接低位片输入使能（片选）端
ST 。

当高位片编码工作时，S 1Y =，低位片末被
使能，即未选中工作，此时3210D D D D 取决于高位片210Y Y Y 的输出。

当高位片无键操作时，即输入端
70~I I 全为高电平1时，S 0Y =，低位片使能工作，此时编码输出3210D D D D 取决于低位片210Y Y Y 的
输出。

这种串联工件方式，扩展了编码吕的输入端数及输出代码位数。

因此本例给定逻辑图是一级由两片8线—3线优先编码器74148LS 扩展构成的16线—4线优先编码器，输出端EX Y 为优先编码标志，当
EX 0Y =时表明输出为优先编码输出。

（2）不同输入时，电路输出状态分析。

○1输入端5
0I =，其余各端（即156~I I ，40~I I ）均为1时，低位片使能工作，该片时210010Y Y Y =，
总编码输出3210
1010D D D D =，即32100101D D D D =
○2输入端11
0I =，其余各端（即1512~I I ，100~I I ）均为1时，低位片使能工作，该片时210100Y Y Y =，
总编码输出3210
0100D D D D =，即32101011D D D D =
○3输入端0
100I I ==，其余各端（即1511~I I ，90~I I ）均为1时，则对10I 优先编码，高位片使能
工作，该片210101Y Y Y =，总编码输出32100101D D D D =，即32101010D D D D =。

（3） 输入端15
0~I I 全为1和仅00I =两种输入下编码器输出状态分析。

在这两种条件下，高位片与低位片输出210
111Y Y Y =，不同的是：当输入端150~I I 全为1时，两
片EX Y 均为1，总编码输出3210
1111D D D D = ，即32100000D D D D =且1Y =，表明两片均无键操
作（或两片均未被使能工作），输出低码无效；当输入端仅00I =，低位片使能工作，该片EX 0Y =，总
编码输出3210
1111D D D D = ，即32100000D D D D =，但0Y =，表明有键操作输出代码有效。

讨论 中规模集成组合逻辑电路的分析与应用，关键在于了解并掌握其输入、输出使能端的含义。

通常输入使能端即是片选端，表明器件是否被选中工作。

输出使能端—是作为输出选通信号，二是作为输出标志信号，同时也是输出信号的一部分。

利用输入与输出使使能端，还可扩展器件的功能。

本例即是通过用两3线—8线优先编码器扩展4线—16线优先编码器的逻辑图，来分析说明各使能端的含义及应用。

[题5.11] 在某项比赛中，有A ，B ，C 三名裁判。

其中A 为主裁判。

当两名（必须包括A 在内）或两名以上裁判认为运动员合格后发出得分信号。

试用4选1MUX 设计此逻辑电路。

解 ○1列出真值表。

设合格为1，不合格为0，A ，B ，C 为输入逻辑变量，F 为输出逻辑变量，其真值表如表A5.11所示。

○2确定地址输入变量 令10A A AB
=。

○3写出F 的表达式。

F ABC ABC ABC ABC AB =++=+
○4确定
i
D ，使Y=F 。

把F 表达式与4选1MUX 的功能表达Y 式相比较，并取100()D D f D ==，
2D C
=，
31
D =，则有Y=F 。

○5画逻辑图如图A5.11所示。

A B 0C
图A5.11
表A5.11 真值表
[题5.12]试用双四选一74LS153设计全减器电路。

解：（１）列真值表，如表A5.12所示。

,i i A B 分别为被减数，减数，1i C -为低位向本位的借位，i
C 为本位向高一位的借位。

表A5.12
(2) 表A5.12的逻辑函数与四选一的输出逻辑函数对比。

并画出逻辑图对比可采用逻辑函数式对比，也可以采用真值表对比。

方法一：采用逻辑函数式对比
表A5.12的输出,i i S C 的表达式分别为1111i i i i i i i i i i i i i S A B C A B C A B C A B C ----=+++
1111i i i i i i i i i i i i i C A B C A B C A B C A B C ----=+++对于输出
,i i S C 分别进行设计，先设计i S 。

利用74LS153的一个四选一，如令1i Y S =则
111111010101110121013i i i i i i i i i i i i i S A B C A B C A B C A B C Y A A D A A D A A D A A D ----=+++=+++令
10,i i A A A B ==，则上两式对比结果为：
101111121131,,,i i i i D C D C D C D C ----====。

设计i C 。

与上述方法同，令74LS153的2
i Y C =，则有2012122231,1,0,i i D C D D D C --====画出
逻辑图，如图A 5.12所示。

A i
B i
C
图A 5.12
方法二，真值表对比法，如表A5.13
表A5.13
根据表A5.13所示，画出逻辑图，如图图A 5.12所示。

[题5.13]试用MUX 实现逻辑函数
F A B C =⊕⊕
[解]
○
1确定MUX 的规模。

由F 的函数式可见，F 是三变量的逻辑涵数，故选用有3个地址输入端的8选1
MUX 来实现最为方便。

这里选用74151，图A5.13（a ）是它的逻辑符号，其中ST 为使
能庙，0~2为地址输入端，0
7~D D 为数据输入端，其功能表如表A5.14所示。

○
2确定地址输入变量。

令210A A A ABC =。

○
3分别写出8选1 MUX 的功能表达式Y 和逻辑函数的最小项表达式。

8选1
MUX 的Y 为
2100210121022103
2104210521062107
Y A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A D =+++++⨯逻辑函数F 的最小项表达式为
F ABC ABC ABC ABC =+++
○4确定i
D ，使Y F =。

比较Y 和F 的表达式可见，当取03560,D D D D ====
12471D D D D ====时，则有Y F =。

○
5画出逻辑图如图5.13(b)所示。

74151
D 7
D 0Y
Y
567
41023ST
000~111MUX
102八位并行数据
74151D 5D 6D 7D 4D 0D 1D 2D 3A 0
F
ST C
A 1
B A 2
A
MUX
(a)
(b)
图5.13
(a)逻辑符号 （b ）逻辑图
应当注意的是，步骤（2）中MUX 的地址变量
210A A A 和函数输入逻辑变量ABC 的对应关系一旦。