《射频通信电路》习题6

《射频通信电路》习题6
《射频通信电路》习题6
2010年08月12日
习题：
1．在960MHz的频率下，负载阻抗ZL=100+j20W，要求通过L形匹配
网络将阻抗变换到Zin=10+j25W。

请通过解析计算设计一个L形双元件匹配电路，并在Smith圆图上进行验证。

解：
据分析：可采用如图所示的匹配电路
据阻抗计算公式
分离实部与虚部可得：
2．设计一个两元件L形匹配电路，将负载阻抗ZL=100-j100W变换到输入阻抗Zin=25+j25W。

解：
据分析：可采用如图所示的匹配电路
方法同上：
3．晶体管T组成的放大电路要求输出负载导纳为YL=0.004-j0.004S，其输出匹配电路采用如图 669的L形匹配电路。

求在700MHz的频率下集总元
件电容C和电感L的数值。

图 669晶体管L形匹配电路
解：
据要求：
方法同上：
4．在Z0=50W的射频系统中，如果将负载阻抗ZL=25+j50W通过L形匹配网络与信号源阻抗ZS=50W匹配，请问有多少种可能的L形匹配电路？如果负载阻抗是ZL=10+j10W，请问有多少种可能的L形匹配电路？
解：
由课本图6-28所示，可有4中可能的L形匹配电路满足要求，当负载阻抗为时，可有2种L形匹配电路满足要求
5．在Z0=50W的射频系统中工作频率为1GHz，负载阻抗为ZL=60-
j30W，要求匹配到输入阻抗为Zin=10+j20W，并且满足节点品质因数Qn<3。

请设计T形电路实现阻抗匹配。

解：
采用如图所示的匹配电路
其中
6．在1GHz的频率下，采用如图 670的p形匹配电路。

在Smith圆图上描绘从RL到Zin的阻抗变化过程，估算输入阻抗Zin和节点最大品质因数Qn。

图 670 p形匹配电路的计算
解：
最大品质因数 =0.16
Smith圆图如下：
7．在600MHz的频率下，请设计两个T形匹配电路，将负载阻抗
ZL=10W变换到输入阻抗为Zin=20+j40W，并且满足最大节点品质因数Qn=3。

解：
①
其中
②
其中
8．在Smith圆图上设计一个工作在500MHz的多节匹配电路，将负载阻抗ZL=10W变换到输入阻抗Zin=250W，要求节点品质因数Qn£1。

解：
匹配电路如图所示
9．采用单分支匹配电路，将负载阻抗ZL=80-j40W匹配到Zin=50W的输入阻抗。

已知单分支上使用的传输线的特征阻抗为Z01=50W，求分支上传输线长度lS和串联传输线特征阻抗Z02和长度lL。

解：
其设计过程如图所示：
其中
10．设计单分支匹配电路将负载ZL=50W匹配到输入阻抗Zin=100-
j100W，见图 671，两段传输线的特征阻抗都是Z01=Z02=50W，并联分支采用终端开路传输线的结构。

1）求传输线长度lL和lS。

2）如果并联分支使用终端短路结构，求传输线长度lL和lS。

图 671单分支匹配电路设计
可得到或
如果使用终端短路结构可得：
或
11．设计如图 672所示的匹配网络，以得到信号源电压反射系数
GS=0.5Ð90°。

1）求两段传输线的长度lL和lS。

2）如果改为平衡式匹配电路
设计，重新计算各段传输线的长度。

图 672晶体管输入阻抗匹配电路设计
解：根据要求：
改为平衡式匹配电路设计原则,就是将并联分支改为对称的两个并联分支，通过改变并联分支传输线的特征阻抗或者长度做相应的变化，来保持平衡
式并联电路的导纳与原来分支的导纳相同。

本题中特征阻抗不会改变，所以只
有改变传输线的长度，得：
改变后的传输线的长度为，这与通过smith所得的结果几本吻合
12．采用图 647的双分支匹配电路结构，已知l1=l/8，l2=5l/8，
l3=3l/8，所有传输线的特征阻抗均为Z0=50W。

负载阻抗为ZL=20-j20W，需要
匹配到信号源阻抗Zin=50W。

请问负载ZL应该接在双分支匹配电路的哪一侧？
请计算两个并联分支传输线的长度lS1和lS2？
解：
负载应接在双分支匹配电路的右侧，最后得到的（利用smith软件）。

13.如图 673双分支匹配电路阻抗计算所示的双分支匹配电路中，所
有传输线的阻抗均为Z0=50W，三段传输线的长度分别为：l1=0.23l，l2=0.1l，d=l/8。

当电路工作在1GHz的频率下，求输入端口的电压反射系数Gin。

图 673双分支匹配电路阻抗计算
解：
得到其在输入端的等效阻抗为：
得到输入端口的电压反射系数为
14晶体管T的输入阻抗匹配电路如图 674所示，求从晶体管输入端向信号源看去的电压反射系数GS。

图 674晶体管输入匹配电路计算
解：
处的阻抗只与处向前看有关，所以是从电源向后看，逐级匹配到的。

15.比较无源偏置电路和有源偏置电路的优缺点。

优点
缺点
无源偏置电路
电路结构简单
一定程度上抑制静态工作点受温度影响的偏移
对晶体管参数变化敏感
对温度稳定性差
有源偏置电路
具有一定的电压稳定性，可改善放大电路的静态工作点的稳定性采用相同温度特性的低频和射频晶体管，可抑制温度对静态工作点的影响
比无源使用了更多的元件，电路板尺寸会增加，成本也增加
16.讨论双极型晶体管和场效管静态工作点与相应电路应用的关系。

解：参考课本图6-57
静态工作点A，工作接近截止区和饱和区的交接区域，晶体馆的电流
和电压均较小，适合于低噪声和小功率放大电路的情况；②静态工作点B，工
作在接近饱和区的位置，适合于低噪声大功率放大电路的情况③静态工作点C，工作在远离截止和饱和区位适合高输出功率的A类放大电路④静态工作点D，
工作在接近截止区的位置，适合于AB类和B类功率放大电路
17.设计如图 655所示的无源偏置电路。

要求静态工作点为VCE=8V，
IC=2mA，电源电压VCC=15V。

已知晶体管的直流电流放大系数hFE=100，
VBE=0.7V。

提示：通常电阻RE上的电压为电源电压VCC的10%至20%；为了提高
电路的稳定性，通常需要满足条件10RTH=hFERE。

解：选取上的电压为的10%即
18设计如图 658（a）所示的偏置电路。

已知电源电压VCC=12V，晶体管静态工作点为IC=20mA，VCE=5V，VBE=0.75V，晶体管直流电流放大系数
hFE=125。

求匹配网络中电阻的阻值。

解：
直流通路简化为：
19.设计如图 667的有源偏置电路。

要求T2的静态工作点为VCE2=8V，IC2=2mA，电源电压为VCC=15V。

已知两个晶体管的直流电流放大系数hFE=100，VBE=0.7V。

提示：设计晶体管T1的集电极电流IC1与晶体管T2的集电极电流
IC2相等；通过电阻R1和R2的电流为晶体管T1基极电流IB1的20倍。

解：其的直流通路可简化为：
20.请分别给出晶体管共集电极放大电路无源偏置电路和有源偏置电路的原理图。

解：
无源偏置电路
有源偏置电路
21.如图 675所示的晶体管放大电路，工作在500MHz的频率下，GTmax=10dB。

（a）画出等效直流电路模型；
（b）确定是否有必要将射频线圈串联到4kW、16 kW和2.5 kW的电阻上。

（c）画出交流等效电路模型。

图 675晶体管无源偏置电路计算
解：
直流通路
交流通路
16 ，2.5 处的射频线圈是必要的，他们和电容一起用来隔离射频信号的进而为晶体管提供合适的静态工作点，同时2.5 处的射频线圈还可以降低增益，进而提高系统的稳定因子，避免振荡的发生；是采用基极分压法获得静态工作点而得到得，此方法提高了电路的温度稳定性，处的射频信号基本上时不流过的，因此此处没必要再加一个射频线圈来抑制射频信号，但是如果加上一个的话，效果会稍微好一点。