逻辑门电路解题指导

第2章 逻辑门电路解题指导
【例2-1】 试用74LS 系列逻辑门，驱动一只V D =1.5V ，I D =6mA 的发光二极管。

解：74LS 系列与之对应的是T4000系列。

与非门74LS00的I OL 为4mA ，不能驱动I D =6mA 的发光二极管。

集电极开路与非门74LS01的I OL 为6mA ，故可选用74LS01来驱动发光二极管，其电路如图所示。

限流电阻R 为
Ω
=--=--=k V V V R OL D CC 5.065.05.156
【例2-2】 试分析图2-2所示电路的逻辑功能。

解：由模拟开关的功能知：当A =1时，开关接通。

传输门导通时，其导通电阻小于1k Ω，1k Ω与200k Ω电阻分压，输出电平近似为0V 。

而A =0时，开关断开，呈高阻态。

109Ω以上的电阻与200k Ω电阻分压，输出电平近似为V DD 。

故电路实现了非逻辑功能。

【例2-3】 试写出由TTL 门构成的逻辑图如图2-3所示的输出F 。

&
≥1
F
≥1
A B
图2-3 例2-3门电路
解：由TTL 门输入端悬空逻辑上认为是1可写出
【例2-4】 试分别写出由TTL 门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻
辑值。

B F
图2-4 例2-4门电路
解：由TTL 门组成上面逻辑门由于10k Ω大于开门电阻R ON ，所以，无论 A 、B 为何值 。

由CMOS 门组成上面逻辑门由于CMOS 无开门电阻和关门电阻之说，所以， 。

第3章 组合逻辑电路解题指导
【例3-1】 试分析图3-2所示电路的逻辑功能。

V
V V 0200
11
DD F ≈+=DD DD 44
DD 599F 2
10101021010V V V V ≈+≈⨯+=A B A F =++⋅=110≡F AB F
=
F
B
A 0 5
图3-2 例3-1 的逻辑图
解：题示电路中74138的A 2=0，使74138变成2线-4线译码器。

AB =00时，00=F ，
1321===F F F 。

若此时CD =00，则F =D 0=0；而CD ≠00时，F ≠D 0，F =1。

故该电路的
功能为AB =CD 时，输出F =0，AB ≠CD 时，F =1。

【例3-2】 试用74138和逻辑门实现表3-4所示逻辑函数。

解：㈠用74138和与非门实现：由真值表可直接写出逻辑函数F 的表达式如下：
ABC C AB C B A C B A F +++=
将F 变换得 ABC C AB C B A C B A F ⋅⋅⋅=
令A 2=A ，A 1=B ，A 0=C ，得
7654012012012012F F F F A A A A A A A A A A A A F ⋅⋅⋅=⋅⋅⋅=
由上式画出逻辑图如图3-5方案(一)所示。

㈡用74138和与门实现：由真值表可直接写出逻辑函数
F 的表达式如下：
BC A C B A C B A C B A F +++=
经变换得 BC A C B A C B A C B A F ⋅⋅⋅=
令A 2=A ，A 1=B ，A 0=C ，得 3210F F F F F ⋅⋅⋅=
等式两边取反得3210F F F F F ⋅⋅⋅=由此画出的逻辑图如图3-6所示。

【例3-3】 试用74138和最少数量的二输入逻辑门设计一个不一致电路。

当A 、B 、C 三
个输入不一致时，输出为1，一致时，输出为0。

解：根据命题要求，只有ABC =000或ABC =111时才一致，输出为0，其它取值组合均不一致，输出为1。

如表3-5所示。

如果选用与非门，需六输入与非门，
但题中要求用二输入与非门，则需多个与非门。

若
图3-5例3-2 方案㈠的逻辑图
图3-6 例3-2 方案㈡的逻辑图
F
选用与门，则只用一个二输入与门即可。

ABC C B A F += 70F F F ⋅=
逻辑图如图3-7所示。

【例3-4】 试分析图
解：74151的逻辑函数表达式为301201101001D A A D A A D A A D A A F +++= AB A A A A A A A A A A F ==⋅+⋅+⋅+⋅=01010101011000
实现了与逻辑功能。

【例3-5】 试用3线-8线译码器实现一组多输出逻辑函数：
C B A BC A C A F ++=1 C B A BC F +=2
BC A A F +=3 ABC C B
C B A F ++=4
解：将F 1～F 4化为最小项之和形式：
53641m m m m C B A BC A C AB C B A C B A BC A C A F +++=+++=++= 1732m m m C B A ABC BC A C B A BC F ++=++=+=
345673m m m m m BC A C B A C B A C AB ABC BC A A F ++++=++++=+= 74024m m m m ABC C B A C B A C B A ABC C B C B A F +++=+++=++=
令A 2=A ，A 1=B ，A 0=C ，则译码器中的m 0～m 7即为F i 中的m 0～m 7，把m 0～m 7变成
70m m -。

654365431F F F F m m m m F ⋅⋅⋅=⋅⋅⋅= 7317312F F F m m m F ⋅⋅=⋅⋅=
76543765433F F F F F m m m m m F ⋅⋅⋅⋅=⋅⋅⋅⋅=
742074204F F F F m m m m F ⋅⋅⋅=⋅⋅⋅=
只要在译码器之外附加四个与非门，就得到F 1～F 4的逻辑电路，电路连接如图3-12所示。

0 图3-9 例3-4的逻辑图 0 1
0 图3-12 例3-5的逻辑图
第4章 触发器解题指导
【例4-1】 试画出图4-1所示的电路，
在给定输入作用下的输出波形。

设触发器的
初态为0。

解：此题触发器的同步和异步功能混合
在一起，所以解此题时，因异步功能优先于同步功能，应按照先异步后同步的顺序去进行，即异步功能不起作用时，才按同步功能
去考虑。

当Q 2=1时，将F 1清零，Q 1=0后，使F 2具备置“0”条件，
一旦CP 的下降沿来到，Q 2=0。

Q 2=0将解除对F 1的直接“0”作用，使F 1又可以在A 的下降沿来到时翻转。

该电路具有检测A 信号下降沿的作用，每来一个A 信号的下降沿，从Q 2端输出一个高电平，宽度等于时钟周期。

波形图如图4-2所示。

CP
A
Q 1
Q 2
图4-2 例4-1波形图
【例4-2】 试画出图4-3所示的电路，在给定输入时钟作用下的输出波形。

设触发器的初态为0。

图4-3 例4-2的电路图
解：解此题不宜先假设触发器Q 端是某一个状态，然后在时钟作用下一步一步向下推。

应该先确定JK 触发器是何种功能的触发器，根据电路图可以由特征方程导出为'
T 触发器。

于是可以确定每来一个时钟的下降沿，触发器就翻转一次。

从输出端Y 、Z 获得的是双向时
钟，在电子电路中是一种很有用的时钟。

具体输出波形见图4-4所示。

Z Y
CP Y
Z Q Q
图4-4 例4-2波形图
第5章 时序逻辑电路 解题指导
【例5-1】用4位二进制计数器74161构成8421BCD 码、余3 BCD 码、5421 BCD 码计数器。

解：⑴8421 BCD 码是最常用的BCD 码，市场上绝大多数的MSI 十进制计数器产品是8421BCD 码计数器，可以直接选用。

但是采用4位二进制计数器74161，外加逻辑门也可以组成8421BCD 码计数器。

可以采用反馈复位法和预置数法。

复位法采用了74161的清零端r C 进行复位，r C 实现异步复位功能，与非门检测的状态应该是1010，当计数器在0000~1001状态计数时，与非门固定输出高电平，对计数器的计数过程没有影响。

而当计数器到达1010状态时，与非门输出的低电平立即加到r C 端，强迫计数器复位到0000状态，1010状态存在的时间很短暂，是无效状态，计数器的有效状态为0000~1001。

实现电路如图5-7所示。

图5-7 复位法实现8421BCD 码计数器
预置数法采用了74161的预置数端D L 进行预置数，D L 实现同步置数功能，与非门检测的状态应该是1001，当计数器在0000~1000状态间计数时，与非门固定输出高电平，对计数器的计数过程没有影响。

而当计数器到达1001状态时，与非门输出的低电平加到D L 端，当下一个时钟脉冲的上升沿到来时，计数器将数据输入的0000装入计数器，1001状态存在的时间是一个周期，是有效状态，计数器的有效状态为0000~1001。

实现电路如图5-8所示。

图5-8 预置数法实现8421BCD 码计数器
⑵余3 BCD 码计数器计数状态转换图如图5-9所示。

图5-9 余3BCD 码状态转换图
采用74161的预置数端D L 进行预置数，对1100进行译码，实现电路如图5-10所示。

CP
图5-10 余3BCD 码计数器
⑶5421BCD 码的状态转换图如图5-11所示，用74161和逻辑门实现电路采用预置数法实现，在一个计数周期内，有两次预置数过程，分别在0100和1100时使D L 有效，在下一个时钟脉冲到来时将1000和0000分别装入计数器，实现电路如图5-12所示。

图5-11 5421BCD 码状态转换图
图5-12 5421BCD 计数器
第6章 半导体存储器
6.1 解题指导
【例6-1】试写出图6-1所示阵列图的逻辑函数表达式和真值表，并说明其功能。

01F2F3
图6-1 例6-1逻辑图
解：根据与阵列的输出为AB的最小项和阵列图中有实心点·为1，无·为0，可以写出
AB
W
F=
=
3
B
A
AB
B
A
B
A
W
W
W
F+
=
+
+
=
+
+
=
3
2
1
1
B
A
B
A
B
A
F⊕
=
+
=
2
AB
B
A
B
A
B
A
B
A
W
W
W
F=
+
=
+
+
=
+
+
=
2
1
3
从上述逻辑表达式可以看出，图6-1所示阵列图实现了输入变量A、B的四种逻辑运算：与、或、异或和与非。

列出真值表如表6-1所示。

表6-1 例6-1真值表。