数字设计原理与实践第四版第二章部分答案

2-1.按顺序进行下列数制转换，其中二进制数只保留6位小数
解：(34.42)5 = (19.88)10 = (10011.111000)2 = (13.E)16
2-2.已知带符号的二进制整数x1 = +1101 x2 = -1010
写出下列8位字长的二进制表达形式
[ x1 ]原=0000 1101 [ x2 ]补=1111 0110
[ x1+x2 ]补=0000 0011 [ x2-x1 ]补=1110 1001
2-3.对十进制整数14，分别写出对应的8421码，余3码和最短的Gray 码的表达形式
8421码: 0001 0100 余3码:0100 0111
Gray码:1001
3-1.通过修改教材p.66 图3-20，完成p.130练习题3.60.
解：取消原图中B端口及与之连接的MOS管：Q4断开，Q3短接。

将原图中C,D端口改名为B,C端口。

3-3.简答：
1 对于多输入端的CMOS 与非门和或非门，若有未使用的多余输入端，应如何连接？
解:对与非门,通过上拉电阻接电源; 对或非门,通过下拉电阻接地.
2 哪些CMOS 器件的输出端可以直接连接，这种连接实现什么功能，其附带条件是什么？
解:漏极开路门:实现线与功能,通过上拉电阻得到高电平输出; 三态门:实现总线共享,任何时刻只有一个门输出使能.
4-1.已知逻辑函数为C B A C B A F '⋅+=),,( ，写出该函数的真值表，标准和以及标准积表达式；
A B C F A B C F 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1
()()∏∑==C B A C B A F ,,,,3,1,07,6,5,4,2
4-2.分析图示电路，写出卡诺图以及标准和表达式
Y=A ·S+B ·S ’ AB 00 01 11 10 S 0 0 1 1 0
,,(2,5,6,7)A B S Y =∑ 1 0 0 1 1
4-3.已知逻辑函数为 ()Z Y X Y X Z X Z Y X F ⋅'⋅+⋅+⋅'=,,，写出对应的卡诺图，并写出最小积之和以及最小和之积表达式 XY 00 01 11 10
Z 0 0 0 1 0 最小积之和:F(X,Y ,Z)=Z+X ·Y
1 1 1 1 1 最小和之积:F(X,Y ,Z)=(Y+Z)·(X+Z)
4-4.对p.210习题4.19（a ，b ）两函数的卡诺图分别进行与运算和或运算，并得出相应的最小积之和表达式； 解:(a) ,,,(0,1,3,5,14)(8,15)W X Y Z F d =+∑ (b),,,(0,1,2,8,11)(3,9,15)W X Y Z F d =+∑
WX Fa Fb
Fa·Fb Fa+Fb
Fa+Fb=W’·X’+W’·Y’·Z+X’·Y’+X’Z+W·X·Y
5-1.设计一个组合判断电路，对于3位二进制输入，当输入大于等于5时，输出为1，否则输出为0；写出输出函数的最小积之和表达式，画出只采用与非门实现该逻辑的电路图.
AB
C 00 01 11 10
0 F=A·B+A·C
1
5-2.设计一个译码器，4个输入为4位Gray码，10个输出为对应十进制符号的10中取1码。

写出各输出函数表达式，注意利用无关项化简；
解：Gray码在卡诺图中的表达如图所示：
a3a2
a1000 01 11 10
00
01
11
10
1
1 1
0 7 8 ×
1 6 9 ×
2 5 ××
3 4 ××
可以写出如下表达式：
Y0=a2’·a1’·a0’ Y1=a2’·a1’·a0Y2=a2’·a1·a0Y3=a2’·a1·a0’
Y4=a2·a1·a0’ Y5=a2·a1·a0Y6=a3’·a2·a1’·a0Y7=a3’·a2·a1’·a0’
Y8=a3·a0’ Y9=a3·a0
5-3.采用多路复用器74x151实现3输入多数表决器。

写出输出函数，利用p.281图5-63（b）的逻辑符号画出电路连接图。

解：AB
C 00 01 11 10
1
数据端口D(7,0)输入为（11101000）
1
1 1 1
5-4.设计一位全减器，该电路实现A-B-C 的减法运算功能，输出本位差D 和向高位借位信号P 。

写出各输出函数的最小积之和表达式； 解：真值表为：
A B C D P A B C D P
0 0 0 0 0 1 0 0 1 0 0
0 1 1 1 1 0 1 0 0 0 1 0 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1
AB D P
D=A’·B’·C+A’·B·C’+A·B’·C’+A·B·C P=A’·B+A’·C+B·C。