第9章_5 可编程DMA控制器8237A及习题

总线请求信号， 输出， 总线请求信号，向CPU输出，高电平有效。当任一通道收到外部设备 输出 高电平有效。 请求时， 立即向CPU发出 发出HRQ，表示要求使用总线。 的DMA请求时，8237立即向 请求时 立即向 发出 ，表示要求使用总线。 HLDA（Hold Acknowledge） （ ） 总线响应信号， 输入到8237，高电平有效。 总线响应信号，由CPU输入到 输入到 ，高电平有效。 DREQ0~DREQ3 DMA请求线，编程决定输入电平的极性。必须保持到 请求线， 请求线 编程决定输入电平的极性。必须保持到DACK应答为止 应答为止 请求传送方式下必须保持到DMA传送结束。 传送结束。 。 请求传送方式下必须保持到 传送结束 DACK0~DACK3 DMA响应线（应答信号线）由编程决定输入电平的极性。当CPU发出 响应线（ 响应线 应答信号线）由编程决定输入电平的极性。 发出 总线充许信号（ 输出到外设表示DMA操作开始。 操作开始。 总线充许信号（如HLDA）后，输出到外设表示 ） 操作开始
IOW： ：
为输出线， 向外部设备发出的写命令， 为输出线，8237向外部设备发出的写命令，可向外部设备写入数据。 向外部设备发出的写命令 可向外部设备写入数据。 MEMW MEMR： ： 读写存储器控制信号，三态输出，低电平有效。 读写存储器控制信号，三态输出，低电平有效。 存贮器向外部设备传送数据 有效时， IOW 必然有效。 必然有效。 当 MEMR 有效时， 外部设备向存贮器的传送数据 有效时， IOR 必然有效。 必然有效。 当 MEMW 有效时，
6.3 可编程 可编程DMA控制器 控制器8237DMAC 控制器 •8237的DMA接口 的 接口 主控制器件： 主控制器件：
IOR： ：
第6章 输入 输出 章 输入/输出
为输出线， 向外部设备发出的读命令， 为输出线，8237向外部设备发出的读命令，可读取外部设备中的数据。 向外部设备发出的读命令 可读取外部设备中的数据。
A18 A17
第6章 输入 输出 章 输入/输出
P259 6.8 图习6-2为一 为一LED接口电路，写出使 个LED管自左至右依次发亮 秒的程 接口电路， 管自左至右依次发亮2秒的程 图习 为一 接口电路 写出使8个 管自左至右依次发亮 并说明该接口属于何种输入输出控制方式，为什么？ 序，并说明该接口属于何种输入输出控制方式，为什么？ MOV AL，0FFH ， OUT 20H，AL ， MOV AH，7FH ， LOP：MOV AL，AH ： ， OUT 20H，AL ， MOV CX，XXXXH ， DEALAY： ： NOP LOOP DEALAY ROR AH，1 ， JMP LOP HLT 因为接口只有数据口，属于程序输入输 因为接口只有数据口， 出控制方式，无条件输入输出。 出控制方式，无条件输入输出。
第6章 输入 输出 章 输入/输出
6.3 可编程 可编程DMA控制器 控制器8237DMAC 控制器 •四种特殊传送操作 四种特殊传送操作 存贮器到存贮器： 存贮器到存贮器： 只适用通道0为源 通道1目的之间的从存贮器的一块到另一块的快速数据 为源,通道 只适用通道 为源 通道 目的之间的从存贮器的一块到另一块的快速数据 传送。要用8个有效状态 个有效状态通道 个有效状态， 个有效状态通道0读 个有效状态通道 个有效状态通道1写 传送。要用 个有效状态，4个有效状态通道 读、4个有效状态通道 写。 自运预置传送： 自运预置传送： 基地址、基字计数寄存器的内容自动装入当前地址、 基地址 、 基字计数寄存器的内容自动装入当前地址 、 当前字计数寄存器 中从而进入下一次的DMA操作。无需 操作。 进行预置。 中从而进入下一次的 操作 无需CPU进行预置。 进行预置 循环优先： 循环优先： 四个通道处于平等状态，进行循环优先级管理。 四个通道处于平等状态，进行循环优先级管理。 压缩时序： 压缩时序： 正常时序由三个S 完成数据传送而在压缩时序下只有S 正常时序由三个 2、S3、S4完成数据传送而在压缩时序下只有 2、S4二个 时序就可以完成数据传送。 时序就可以完成数据传送。
IOW： ：
输入
6.3 可编程 可编程DMA控制器 控制器8237DMAC 控制器 •8237的DMA接口 的 接口 主控制器件： 主控制器件：
第6章 输入 输出 章 输入/输出
DB0~DB7： 输出A8~A16高位地址，（由ADSTB选通进行锁存）存贮器到存贮器传送 高位地址，（ 选通进行锁存） 输出 高位地址，（由 选通进行锁存 的数据缓冲器。 的数据缓冲器。 A0~A3： 输出低4位地址 位地址A0~A3 输出低 位地址 A4~A7： 输出16位存贮器地址的 位存贮器地址的A 输出 位存贮器地址的 4~A7位。 ADSTB: 地址选通信号，输出，高电平有效。 将高8位地址锁存在外部 地址选通信号，输出，高电平有效。 经DB0~DB7将高 位地址锁存在外部 锁存器中。后经锁存器输出到地址总线的高8位 锁存器中。后经锁存器输出到地址总线的高 位（A8~A15） AEN： ： 地址充许输出信号，高电平有效。 地址充许输出信号，高电平有效。 •使锁存器中锁存的高 位地址送到地址总线 使锁存器中锁存的高8位地址送到地址总线 •使CPU的地址锁存器无效，封锁 总线 的地址锁存器无效， 的地址锁存器无效 封锁CPU总线
2） 每一个通道的 ） 每一个通道的DMA请求都可以分别允许 请求都可以分别允许 和禁止。 和禁止。 3）每一通道的DMA请求有优先级管理。 ）每一通道的 请求有优先级管理。 请求有优先级管理 4）每一通道一次传送的最大长度可达 ）每一通道一次传送的最大长度可达64K字 字 节。 5）可在存储器与外设，存储器与存储器之间、 ）可在存储器与外设，存储器与存储器之间、 进行传送。 进行传送。 6）有以下四种方式 ） (1)单字节传送方式； 单字节传送方式； 单字节传送方式 (2)数据块传送方式； 数据块传送方式； 数据块传送方式 (3)请求传送方式； 请求传送方式； 请求传送方式 (4)级连方式，可任意扩展通道数。 级连方式，可任意扩展通道数。 级连方式
6.3 可编程 可编程DMA控制器 控制器8237DMAC 控制器 •8237A的主要功能 的主要功能 1）四个独立的DMA通道。 ）四个独立的 通道。 通道
第6章 输入 输出 章 输入/输出
IOR IOW MEMR MEMW 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 A7 A6 A5 A4 EOP A3 A2 A1 A0 Vcc DB0 DB1 DB2 DB3 DB4 DACK0 DACK1 DB5 DB6 DB7
第6章 输入 输出 章 输入/输出
P259 6.7 通过如图习6-1的电路 可以把I/O指令寻址结构改为存储器映象 的电路， 指令寻址结构改为存储器映象I/O端口 通过如图习 的电路，可以把 指令寻址结构改为存储器映象 端口 寻址的结构，试计算该电路结构中， 端口和存储器的地址范围 端口和存储器的地址范围。 寻址的结构，试计算该电路结构中，I/O端口和存储器的地址范围。并简要说明二 端口寻址的区别。 种I/O端口寻址的区别。 端口寻址的区别 RD MEMR & 电 路 为 存 储 器 映 象 I/O 端 口寻址的结构。 口寻址的结构。 M/IO MEMR MEMW MEMW & 为存储器读写控制信号线， 为存储器读写控制信号线 ， WR 可用A 寻址， 可用 0~A19寻址，可寻址范围 为1M。 。 & IOR IOR IOW 为 I/O 读 写 控 制 信 号 线 ， 只有当A 只有当 16~A19为1111时A0~A15 时 & IOW 的可寻址范围为64K。 的可寻址范围为 。 因而要使I/O与存储器寻址地址不重叠则： 因而要使 与存储器寻址地址不重叠则： 与存储器寻址地址不重叠则 存储器地址范围： 存储器地址范围：00000H~EFFFFH I/O地址范围：F0000H~FFFFFH 地址范围： 地址范围 A19 & A16
处于主控状态时， 当8237处于主控状态时，被自动禁止为无效。 处于主控状态时 被自动禁止为无效。
6.3 可编程 可编程DMA控制器 控制器8237DMAC 控制器 •8237的DMA接口 的 接口 主控制器件： 主控制器件： HRQ（Hold Reguest） （ ）
第6章 输入 输出 章 输入/输出
CS： ：
A1~A4 8086 CPU 译 码
A0~A3
CS
8237
IORC IOWC IOR IOW
D0~A7 CLK
DB0~DB7 CLK
8237的 的
IOR： ：
输入， ， 输入 ， 时， 。 控 时， 输入 ，CPU ， CPU 8237 8237
。
地址 。
A4—A15
命令。 出的 命令。 命令， 出的 命令， 入控制 数据。 数据。
CLK HRQ HLDA DREQ3 DACK3
8237DMAC ……… … DREQ0 DACK0
IOW
第6章 输入 输出 章 输入/输出
6.3 可编程 可编程DMA控制器 控制器8237DMAC 控制器
•8237DMA传送类型 DMA传送类型 DMA
三种基本操作： 三种基本操作：DMA读、DMA写、DMA校验 读 写 校验 IOW DMA读： =0、 =0完成存贮器到 的传送。 完成存贮器到I/O的传送 读 MEMR 、 完成存贮器到 的传送。 DMA写： =0、 =0完成 到存贮器传送。 完成I/O到存贮器传送 写 MEMW 、IOR 完成 到存贮器传送。 校验：伪操作，用于校验8237的内部功能， 并不产生任何具体的 的内部功能， 校验 ：伪操作 ， 用于校验 的内部功能 并不产生任何具体的DMA读、 读 写操作。 写操作。
Note1
READY HLDA ADSTB AEN HRQ CS CLK RESET DACK2 DACK3 DREQ3 DREQ2 DREQ1 DREQ0 GND
8237
第6章 输入 输出 章 输入/输出
6.3 可编程 可编程DMA控制器 控制器8237DMAC 控制器 •8237与CPU的接口 与 的接口 从控制器件： 从控制器件：8237是8086的一个外围接口 是 的一个外围接口 DB0~DB7： 数据输入缓冲，接受CPU的命令。 的命令。 数据输入缓冲，接受 的命令 A0~A3： 输入的地址， 输入的地址，寻址内部寄存器 CLK： ： 时钟输入，确定8237的工作速率 时钟输入，确定 的工作速率
6.3 可编程 可编程DMA控制器 控制器8237DMAC 控制器 •8237的DMA接口 的 接口 主控制器件： 主控制器件：
第6章 输入 输出 章 输入/输出
READY: 准备好信号，输入，高电平有效。若存贮器或外部设备来不及完成读/写 准备好信号，输入，高电平有效。若存贮器或外部设备来不及完成读 写 操作，可使READY无效，8237产生一个等待周期，直到 无效， 产生一个等待周期， 有效为止。 操作，可使 无效 产生一个等待周期 直到READY有效为止。 有效为止 RESET： ： 复位信号，输入，高电平有效。清除所有寄存器的内容，控制线浮空， 复位信号，输入，高电平有效。清除所有寄存器的内容，控制线浮空，禁 操作， 止DMA操作，复位后，必须重新初始化。 操作 复位后，必须重新初始化。 CS： ： EOP： ： DMA过程结束 过程结束8237复位。低电平有效，双向。 复位。 过程结束 复位 低电平有效，双向。 输入：低电平强迫8237结束 结束DMA操作。 操作。 输入：低电平强迫 结束 操作 输出：低电平作为DMA传送结束的标志。 传送结束的标志。 输出：低电平作为 传送结束的标志
第6章 输入 输出 章 输入/输出
6.3 可编程 可编程DMA控制器 控制器8237DMAC 控制器 •8237的DMA接口 的 接口
地址 锁存 及控 制逻 辑
AB DB CB
地址锁存及控制逻辑
MEMW MEMR IOR
8086 CPU
ADSTB AEN
主 存
READY
I/O0
Hale Waihona Puke ……I/O3CLK HOLD HLDA