微机原理第十三章

13.2
A/Dபைடு நூலகம்D/A接口
13.2.1 概述 能够把模拟量转换为数字量的器件称为模数转换器（ADC） 能够把数字量转换为模拟量的器件称为数模转换器（DAC）。 D/A与A/D转换是计算机用于工业控制等领域的一项重要技术， 其在控制系统中的作用如下图13－10所示。它主要由以下几 个部件组成：
13.2.2 D/A转换接口 1．运算放大器的特点和基本电路 运算放大器的基本符号及其通常用法如下图13－11所示. 理想的运算放大器具有如下特点： （1）开环放大倍数非常高 （2）输入阻抗非常大 （3）输出阻抗很小。
图13-16 0832 的连接使用 13.2.3 A/D转换接口 A/D转换器是将模拟量转换为数字量的器件，它是模拟量 与计算机之间的接口部件。
4．D/A转换器0832 1．特点： 0832具有如下特点： （1）分辨率为8位； （2）转换精度≤±0.2%FSR （3）电流稳定时间1μs； （4）可单、双缓冲数据输入或直接数据输入； （5）单一电源供电（＋5～＋15V）； （6）低功耗（20mW）。 2．引脚 DAC0832的引脚如图13－14所示(见下页),引脚功能如下： DI7～DI0：数据输入。 CS ：片选信号，低电平有效。 ILE：数据寄存器允许，高电平有效。 WR1：输入寄存器写选通信号,低电平有效.与同时有效时 将输入数据装入输入寄存器。
图13-5
方式2的工作波形
4．方式3 方波发生器 采用方式3时，OUT端输出连续方波，若计数值N为偶数， 则输出对称方波，前N/2个脉冲期间为高电平，后N/2个脉冲 期间为低电平；若N为奇数，则前（N＋1）/2个脉冲期间为 高电平，后（N－1）/2个脉冲期间为低电平。除输出波形不 同外，方式3的其它情况均同方式2。下图（13－6）为方式3 的工作波形图。
VREF：基准电源输入引脚。 Vcc：电源输入引脚，电压范围为＋5V～＋15V。 AGND：模拟地。 DGND：数字地。 3．内部结构 DAC0832的内部结构如下图13－15所示。
DAC0832由8位输入寄存器、8位DAC寄存器和8位D/A变换 器构成。由于有两个寄存器，可以进行两次缓冲操作。转换输 出的结果为与输入数字量大小成正比的模拟电流信号. 4．DAC0832的工作方式 DAC0832在不同信号组合的控制之下可实现直通、单缓冲 和双缓冲三种工作方式。 （1）直通方式：当ILE＝1,CS＝0，WR1＝0，WR2＝0， XFER＝0时，有LE1＝1和LE2＝1，输入寄存器和DAC 寄存器的输出均随输入的变化而变化，对CPU送来的数 据不进行缓冲，而是直接送到DAC转换器进行转换。 （2）单缓冲方式：当WR2 ＝0， XFER＝0，ILE＝1时， DAC寄存器为直通。CS、 WR1有效之后，输入寄存器 也处于直通状态，但当WR1由低电平变为高电平时，会 有LE1 ＝0，此时输入数据被锁存到输入寄存器中，输入 寄存器的输出不再随外部数据的变化而变化。这样就进 行了一级缓冲。
2．D/A转换器的工作原理 D/A转换器的作用是把二进制数字量转换成相应的模拟量。 实现数/模（D/A）转换的方法比较多，这里介绍其中的两种。 1．权电阻DAC 下图13－12是权电阻D/A转换的典型电路。电路由权电阻、 位切换开关、反馈电阻和运算放大器组成。
权电阻DAC虽然简单、直观，但当输入的二进制位数比较
图13-2 8253的内部结构图 13.1.2 8253的工作方式
1．方式0 计数结束产生中断 采用方式0时，计数器在减到0时使输出端OUT变为高电 平，以向CPU发出中断申请，其工作波形如下图13－3所示。
当写入控制字后，计数器的输出OUT变成低电平，若门 控信号GATE为高电平，计数器开始减1计数并且维持OUT为 低电平，当计数器减到0时，输出端OUT变成高电平，并且 一直保持到重新装入初值或复位时为止。
WR2：DAC寄存器写选通信号，低电平有效. WR2与XFER 同时有效 时将输入寄存器的数据装入DAC寄存器。 XFER ：数据传送信号，低电平有效。 Iout1：输出电流1，与数字量的大小成正比。 Iout2：输出电流2，与数字量的反码成正比。 Rfb：反馈电阻输入引脚，反馈电阻在芯片内部，可与运算放 大器的输出直接相连。(下图13-14 0832 引脚图)
门控信号GATE可以暂停计数，当GATE＝0时，计数停止， GATE恢复为高电平后，继续计数。所以，如果在计数过程 中，有一段时间GATE变为低电平，那么，输出端OUT的低 电平持续时间会因此而延长相应的长度。 在计数过程中可以改变计数值，若是8位数，在写入新的计 数值后立即按新值重新开始计数，若是16位数，写入第一个 字节后计数停止，写入第二个字节后立即按新值重新计数。 2．方式1 可编程单稳态 方式1可以输出一个宽度可控的负脉冲。当CPU写入控制 字后，OUT即变为高电平，计数器并不开始计数，而是等到 门控信号GATE上升沿到来后，并且在下一个时钟的下降沿 才开始计数，并使输出OUT变为低，直到计数到0，输出 OUT再变为高。图13－4为方式1的工作波形图（见下页）。 如果在输出保持低电平期间，写入一个新的计数值，不会 影响原计数过程，只有当门控GATE上出现一个新的上升沿 后，才使用新的计数值重新计数。如果一次计数尚未结束
GATE上又出现新的触发脉冲，则从新的触发脉冲之后的 CLK下降沿开始重新计数。
图13-4 方式1的工作波形 3. 方式2 分频器 方式2的工作波形如图13－5所示(见下页)。使用方式2能 对输入信号CLK进行n分频（n为计数值）。当CPU送出控制 字后输出OUT将变高，在写入计数值后，若门控信号GATE
5．方式4 软件触发选通脉冲 当方式4写入控制字后，OUT输出即变为高电平，若门控 信号GATE为高电平，写入计数值后即开始计数（相当于由 软件触发计数过程），当计数到0时输出一个时钟周期的负脉 冲，计数器停止计数。这种计数方式是一次性的，只有输入 新的计数值才重新开始新的计数。计数期间，如果写入新的 计数值，立即按新值重新计数（具体情况同方式0）。当门控 GATE为低电平时，计数停止；GATE为高电平时，从初值 开始重新计数。下图（13－7）为方式4的工作波形图。
（1）与CPU的接口引脚： D7～D0：三态双向数据线，与CPU数据总线直接相连。 WR：写控制信号，输入，低电平有效。 RD：读控制信号，输入，低电平有效。 A1，A0：地址线，输入，用于端口选择。 A1A0＝11，选中控制寄存器端口，可以向8253送控制字；
图13-1 8253引脚图
A1A0＝00、01、10，分别选择计数器0、1、2，可以对它们 读写计数值。 CS：片选信号，输入，低电平有效。 （2）与外设的接口引脚： CLK0～2：计数器0、1、2的外部计数时钟输入端。 GATE0～2：计数器0、1、2的门控信号输入端。门控信号用 来禁止、允许或重新开始一个新计数过程。 OUT0～2：计数器0、1、2的计数输出端。当定时/计数时间到 时，该端输出标志信号。 2．8253的内部结构 8253的内部结构如图13－2所示（见下页）。主要由以下几部 分组成： ①数据总线缓冲器 ②读/写逻辑电路 ③控制字寄存器 ④计数器0～2
多时，各个权电阻的阻值相差太大，也难以保证制造精度。 2．T型电阻网络DAC 实际应用的D/A转换器，普遍采用T型电阻网络，其结构如 下图13－13所示。
T型电阻网络整个系统的电阻仅由R和2R两种电阻组成，实 现简单，应用广泛。
3．D/A转换器的性能参数 （1）分辨率 这个参数反映了D/A转换器对模拟量的分辨能力，是最小 输出电压（对应的输入数字量只有D0位为1）与最大输出电 压（对应的输入数字量所有位全为1）之比。 （2）转换精度 转换精度表明了模拟输出实际值与理想值之间的偏差。精 度可分为绝对精度和相对精度。它通常用±零点几LSB（最 低有效位）表示，或用满刻度的±百分之几表示。 D/A转换器的转换精度与D/A转换器本身的芯片结构和外 接电路的配置有关，外接运算放大器、参考电源等都可影响 D/A转换器的精度。 （3）建立时间 建立时间是指从数字输入端发生变化开始，到输出模拟值 稳定在额定值的±1/2LSB时所需的时间。它是表明D/A转换 速度的一个重要参数。
第13章
其它常用接口
本章介绍微型计算机中常用的一些接口芯片及接口电路 的设计方法。内容含：定时/计数器8253，数/模和模/数转换 接口，人机交互设备及其接口三部分内容。
13.1
定时/计数器8253
13.1.1 8253定时/计数器概述 8253芯片内具有3个独立的16位减法计数器（或称为计数 通道），每个计数器性能如下： 最高计数频率2.6MHZ。 可编程设定为按二进制计数或BCD码计数。 有6种工作方式，可编程确定工作在哪一种方式。 1．8253的引脚 8253的引脚如图13－1所示。 8253为24脚双列直插式封装结构，其引脚按功能分为与 CPU接口引脚和与外设接口引脚二类，分别如下：
为高电平，计数器对输入时钟CLK进行计数，直至计数器减 至1时，输出OUT变为低，经过一个时钟周期后输出OUT又 变为高，计数器自动从初值开始重新计数。 计数过程受门控信号GATE的控制，GATE为低电平时暂 停计数，由低电平恢复为高电平后的第一个时钟下降沿从初 值开始重新计数。在计数过程中改变初值，对正在进行的计 数过程没有影响，但计数到1，OUT变低一个CLK周期后， 计数器将按新的计数值重新开始计数。
13.1.3 8253的控制字与编程 1．工作方式控制字 8253工作方式控制字的格式及含义如下图13－9所示。
2．初始化编程 8253使用前，必须首先对其进行初始化，初始化包括写 入控制字和计数初值。顺序为： 写入控制字→写入计数值低字节→写入计数值高字节 编程示例(参课本) 3．8253在PC/XT中的应用 PC/XT中，使用了一片8253，其地址范围为40～43H，三 个CLK的输入均为1.19MHz，GATE0和GATE1接+5V电源， GATE2由8255的PB0控制（参见图10－10）。三个计数通道 的作用及BIOS中初始化程序分别为： （1）计数器0：编程为方式3，每55ms向中断控制器的IRQ0 引脚发送一次中断请求信号，这个信号用于CPU计时 和磁盘驱动器马达的定时。 （2）计数器1：工作于方式2，OUT1输出接至DMA请求触 发器的CP端，每隔15.12us请求一次DMA操作，进行 动态RAM的刷新。 （3）计数器2用于产生方波驱动扬声器发声。
6．方式5 硬件触发选通脉冲 该方式在写入方式控制字及计数初值后，输出OUT保持高 电平，但并不开始计数，只有当门控信号GATE出现上升沿 后才开始计数（相当于由硬件触发计数过程），当计数到0时 OUT上输出一个CLK周期的负脉冲，然后计数器停止。计数 过程在未结束之前GATE上重新出现上升沿时，使计数器从 初值开始重新计数。图13-8为方式5的工作波形（下图）。 方式5的输出脉冲宽度在正常计数情况下，如果写入的计 数初值为N，输出端OUT维持N个时钟周期的高电平，1个时 钟周期的低电平。
另一方面，也可以使输入寄存器为直通，而DAC寄存器为 选通，也可以实现一级缓冲。这时的设置为：CS＝0，WR1 ＝0,ILE＝1.片选信号及写操作负脉冲从WR2和XFER输入。 （3）双缓冲方式：使ILE＝1，用CS 、 WR1控制输入寄存 器，WR2、 XFER控 制DAC寄存器，则进行两级缓冲。 由于可以分别用两组信号对DAC的两级寄存器进行锁存 控制，这种方式特别适合于多路字量需要同步转换的场 合。当其中一路数字量锁存于DAC寄存器供D/A转换器 时行转换时，另一路数字量可以提前写到输入寄存器中 暂存。 5．D/A转换器的接口 对照图13-15和图13-13，会发现DAC0832内部只有图13-13 中的T电阻网络和负反馈电阻Rf，但没有图13-13中的运算放 大器，因而DAC0832是电流DAC。 图13－16是使用了单缓冲方式的接口电路(见下页)。 相应程序：(参见课本)