微机原理与接口技术第六章1

合集下载

chap6微机原理与接口技术第六章——I、O接口和总线

第六章I/O接口和总线本章介绍1.I/O接口I/O接口的功能简单的输入输出接口芯片I/O端口及其寻址方式CPU与外设间的数据传送方式 PC机的I/O地址分配2.总线IBM PC总线AT总线或ISA总线6-1、I/O接口一．I/O接口的功能1.采用I/O接口的必要性计算机和外设之间的信息交换带来一些问题：速度不匹配信号电平不匹配信号格式不匹配时序不匹配因此I/O设备不能直接与CPU的系统总线相连，必须在CPU与外设之间设置专门的接口电路来解决这些问题。

可编程输入输出接口芯片随着大规模集成电路技术的发展，出现了许多通用的可编程接口芯片，可用它们来方便地构成接口电路。

后面几章将介绍常见的可编程I/O接口芯片的原理、编程方法及与CPU的连接方法。

可编程中断控制器8259A可编程计数器/定时器8253可编程外围接口芯片8255A串行通信和可编程接口芯片8253AA/D和D/A转换芯片。

本章介绍最常用的简单I/O接口芯片,主要有缓冲器(Buffer)和锁存器(Latch)。

二、简单的输入输出接口芯片1.缓冲器74LS244和74LS245连接在总线上的缓冲器都具有三态输出能力。

在CPU或I/O接口电路需要输入输出数据时，在它的使能控制端EN（或G）作用一个低电平脉冲，使它的内部的各缓冲单元接通，即处在输出0或1的透明状态。

数据被送上总线。

当使能脉冲撤除后，它处于高阻态。

这时，各缓冲单元像一个断开的开关，等于将它所连接的电路从总线脱开。

74LS244和74LS245就是最常用的数据缓冲器。

除缓冲作用外，它们还能提高总线的驱动能力。

8个三态缓冲单元，分成两组，分别由门控信号为低电平时，数据传送；高电平时，输出高阻态。

单向缓冲器，只能从端。

OE 2.锁存器74LS3731. I/O端口1.数据端口（Data Port）用来存放CPU与外设之间交换的数据，长度一般为1-2个字节，主要起缓冲作用。

2.状态端口（Status Port）用来指示外设的当前状态。

《微机原理及接口技术》第六章

2、CPU对中断的响应
关中断：CPU响应中断后，发中断响应（INTA）信号的同时，内部自动实现关中断保留断点：封锁IP+1，入栈保存CS：IP。保护现场：由中断服务程序先将有关REG入栈保存。
给出中断入口、转相应的中断服务程序：中断服务程序起始地址，执行中断服务。
恢复现场：将中断服务程序入栈保存的REG内容弹出，恢复现场。开中断与返回：中断服务的最后一条指令，出栈恢复CS：IP，恢复主程序运行，使IF自动恢
第十章
J X G
微型计算机开发应用
1/27
J X G
微机原理及接口技术第六章、中断控制系统
本章要点：

J X G
中断的基本概念中断处理过程可编程中断控制器8259A的结构、功能可编程中断控制器8259A的应用
2/27
J X G
微机原理及接口技术 6.1
一、中断的基本概念
中断系统
J X G
微机原理及接口技术
三、外部中断
8086芯片设置有两条中断请求信号输入引脚：NMI和INTR引脚，用于外部中断源产生的中断请求，可分为以下两种： 1、可屏蔽中断 INTR （18脚） INTR线上的请求信号是电平触发的。当IF=0，CPU中断不响应，这种情况称为可屏蔽中断。可屏蔽中断通过指令设置IF中断标志位，达到控制的目的。 STI CLI ；IF←1，开中断，CPU才能响应INTR线上的中断请求。；IF←0，关中断，CPU不响应INTR线上的中断请求。
对于系统专用中断，系统将自动提供0～4中断类型号，保证系统自动转到处理程序。
J X G
对于可屏蔽中断INTR，外接口电路产生中断类型号。目前8259A产生。

微机原理与接口技术_第6章 IO接口

三、I/O端口编址（续） 2.I/O独立编址(续)
缺点：专用I/O指令增加指令系统复杂性，且I/O指令类型少，程序设计灵活性较差；要求处理器提供MEMR#/MEMW#和IOR#/IOW#两组控制信号，增加了控制逻辑的复杂性。

三、I/O端口编址（续）
PC系列微机I/O端口访问 1.I/O端口地址空间
程序控制方式
程序控制方式是指CPU与外设之间的数据传送由程序控制完成。程序控制方式又分为无条件传送和条件传送两种 1.无条件传送方式（同步传送）特点：输入时假设外设已准备好，输出时假设外设空闲。要求：输入接口加缓冲器，输出接口加锁存器。应用：对简单外设的操作。
1. 无条件传送方式（同步传送）输入接口的设计要求:
寻址确定输入端口地址 AB、M/ IO、ALE、DT/R 等待数据输入等待数据输入输入缓冲器读入数据输入缓冲器 DB CPU
一、 I/O 接口的功能（续）
3. I/O接口应具有的功能（解决的方案）
1）设置数据缓冲器以解决两者速度差异所带来的不协调问题；输出时： CPU DB 锁存器输出设备数据线
以上三类信息分别通过各自的寄存器和相应的控制逻辑来完成信息的传送。通常将这类寄存器和相应的控制逻辑称为I/O端口。CPU与一个外设之间通常有三个端口。数据端口 (输入/输出)；状态端口；控制端口。
二、I/O接口的一般结构（续） I/O接口组成：接口由接口硬件和接口软件组成。 1.接口硬件
接口

这类接口面对总线，因此要使用三态输出器件；对于输入信号有记忆功能的一般使用三态门；对于输入信号无记忆功能的一般还要增加锁存功能；
1. 无条件传送方式（同步传送）

《微机原理与接口技术》教学课件第6章

6.2 随机存取存储器
2 动态RAM 2164的工作过程
① 将要读出单元的行地址送到地址线A0～A7上， RAS 信号有效时，在下降沿将地址锁存在行地址锁存器中。
② 将要读出单元的列地址送到地址线 A0 ～ A7 上， CAS 信号有效时，在下降沿将地址锁存在列地址锁存器中。
目录 CONTENTS
存储器入门随机存取存储器
只读存储器高速缓冲存储器
外部存储器
3
引子
计算机之所以能自动、连续地工作，是因为采用了存储程序的原理。计算机中的所有程序和数据都存放在存储器中，存储器是计算机必不可少的组成部件之一。存储器的性能对整个计算机系统的性能起着至关重要的作用。本章主要介绍存储器的分类、结构和主要性能指标，并通过典型的存储器芯片来介绍存储器的工作原理及与CPU的连接方法。
6.1 存储器入门
连续两次读写操作之间所需的最短时间间隔称为存储周期。存储器每秒钟可读写的数据量称为存储器带宽或数据传输速率，单位为bps（或bit/s）。存取周期和存储器带宽也常作为存储器的性能指标。
提示
6.2 随机存取存储器
随机存取存储器（Random Access Memory，RAM）也称随机读/写存储器或随机存储器，它既可以直接从任何一个指定的存储单元中读出数据，也可以将数据写入任何一个指定的存储单元中。
6.1.2 存储器的性能指标
存储器容量：存储器中所包含存储单元的总数，单位是字节（B）。存储器容量越大，存储的信息越多，计算机的性能也就越强。
01
02
存取时间：存储器完成一次读写操作所需的时间，单位为ns（纳秒，
1 ns＝10-9 sБайду номын сангаас。

微机原理与接口技术第6章接口技术(全)

8255A 2~9 打印机插座
PA0~7
DATA0~7
STB 1 BUSY 11 地
CPU
PC7
PC2 地
（2）接口驱动程序。其程序流程图如图6-7所示。
开始
8255A 初始化
否 BUSY是否为零是送数
送 STB
内存+1
字节数1
否是否送完是结束
8255A的1方式及其应用一、特点
① 1方式是一种选通输入/输出方式或叫应答方式，因此，需设置专用的联络信号线或应答信号线，以便对I/O设备和CPU两侧进行联络。这种方式通常用于查询（条件）传送或中断传送。数据的输入输出都有锁存功能。 ② PA和PB为数据口，而PC口的大部分引脚分配作专用（固定）的联络信号的C口引脚，用户不能再指定作其他作用。 ③ 各联络信号线之间有固定的时序关系，传送数据时，要严格按照时序进行。 ④输入/输出操作过程中，产生固定的状态字，这些状态信息可作为查询或中断请求之用。状态字从PC口读取。 ⑤单向传送。一次初始化只能设置在一个方向上传送，不能同时作两个方向的传送。
3.设计 • 接口电路的设计包括硬件接口电路和软件驱动程序两部分。（1）打印机接口电路如图6-6所示。该电路的设计思路是：按照并行打印接口标准对打印机接口信号线的定义，最基本的信号线需要8根数据线（DATA0～ DATA7）、1根控制线（），1根状态线（BUSY）和1根地线。选用8255A的PA口作数据口输出8位打印数据，工作方式为0方式。
③ 两个命令的最高位（D7）都分配作了特征位，之所以要设置特征位，是为了识别两个不同的命令。 ④ 按位置位/复位的命令代码只能写入命令口。
4.A口和B口另一个使用方法 A口、B口也可以按位输出高低电平，但是，它与前面的按位置位/复位命令有本质的差别，并且实现的方法也不同。C口按位输出是以送数据到A口、B 口来实现的。其具体作法是：若要使某一位置高电平，则先对端口进行读操作，将读入的原输出值， “或”上一个字节，字节中使该位为1，其他位为0，然后再送到同一端口，即可使该位为0，然后再送到同一端口，即可使该位置位。

微机原理与接口技术(楼顺天第二版)第六章习题解答

微机原理与接口技术(楼顺天第二版)第六章习题解答微机原理与接口技术（楼顺天第二版）习题解答第6章总线及其形成6.1答：内存储器按其工作方式的不同，可以分为随机存取存储器（简称随机存储器或RAM）和只读存储器（简称ROM）。

随机存储器。

随机存储器允许随机的按任意指定地址向内存单元存入或从该单元取出信息，对任一地址的存取时间都是相同的。

由于信息是通过电信号写入存储器的，所以断电时RAM中的信息就会消失。

计算机工作时使用的程序和数据等都存储在RAM中，如果对程序或数据进行了修改之后，应该将它存储到外存储器中，否则关机后信息将丢失。

通常所说的内存大小就是指RAM 的大小，一般以KB或MB为单位。

只读存储器。

只读存储器是只能读出而不能随意写入信息的存储器。

ROM中的内容是由厂家制造时用特殊方法写入的，或者要利用特殊的写入器才能写入。

当计算机断电后，ROM中的信息不会丢失。

当计算机重新被加电后，其中的信息保持原来的不变，仍可被读出。

ROM适宜存放计算机启动的引导程序、启动后的检测程序、系统最基本的输入输出程序、时钟控制程序以及计算机的系统配置和磁盘参数等重要信息。

6.2 答：存储器的主要技术指标有：存储容量、读写速度、非易失性、可靠性等。

6.3答：在选择存储器芯片时应注意是否与微处理器的总线周期时序匹配。

作为一种保守的估计，在存储器芯片的手册中可以查得最小读出周(R)(Read Cycle Time)和最小写周期期tcyct(W)(Write Cycle Time)。

如果根据计算，微cyc处理器对存储器的读写周期都比存储器芯片手册中的最小读写周期大，那么我们认为该存储器芯片是符合要求的，否则要另选速度更高的存储器芯片。

8086CPU对存储器的读写周期需要4个时钟周期(一个基本的总线周期)。

因此，作为一种保守的工程估计，存储器芯片的最小读出时间应满足如下表达式：t cyc(R)＜4T－t da－t D－T其中：T为8086微处理器的时钟周期；t da 为8086微处理器的地址总线延时时间；t D为各种因素引起的总线附加延时。

微机原理与接口技术第6章课件

8237A-5 DMA 控制器 8259A 中断控制器 8253-5 计数器/定时器 8255A-5 并行接口 DMA 页寄存器 NMI 屏蔽寄存器保留保留
200～20F 2F8～2FF 300～31F 320～32F 387～37F 380～38F 3B0～3BF 3F0～3F7 3F8～3FF
输入/输出接口技术是信息传送的控制技术，是一种采用软、硬件结合的方法，实现CPU与外设之间协调与匹配，实现二者之间高效、可靠的信息传递的一门技术。
6.1.1 设置接口电路的目的
一般的输入/输出设备都是机械的或机电相结合的产物，它们与CPU进行数据交换时存在以下问题：
（1）端口间接速度不匹配（2）端口时序不匹配（3）信息格式不匹配（4）信息类型不匹配
1)PC/XT机的I/O端口分配
在IBM的PC/XT机中，中断控制、DMA控制、动态RAM刷新、系统配置识别、键盘代码读取及扬声器发音等都是由可编程I/O接口芯片控制的。PC/XT机的端口地址译码是采用非完全译码方式，即只考虑了低10位地址线A0~A9，而没有考虑高6位地址线A10～A15，故其I/O端口地址范围是0000H~03FFH，总共只有1024个字节端口，并且把前512个字节端口分配给了主板，后512个字节I/O端口分配给了扩展槽上的常规外设。PC/XT机的I/O端口分配表见表6-1。
图6-1 一个典型的I/O接口
1.数据缓冲寄存器
数据缓冲寄存器用来保存CPU和外设之间传送的数据（如数字、字符及某种特定的编码等）。对输入/输出数据起缓冲作用的数据寄存器称为数据端口。
2.控制寄存器
控制寄存器用来存放CPU发往外设的控制命令和其他信息。确定接口电路的工作方式和功能的控制寄存器称为控制端口。由于现在的接口芯片大都具有可编程的特点，可通过编程来选择或改变其工作方式和功能，一个接口芯片就相当于具有多种不同的工作方式和功能，使用起来十分灵活、方便。控制寄存器是写寄存器，其内容只能由微处理器写入，而不能读出。

第六章_基本输入输出接口技术

20
6.3 CPU与外设之间的数据传送方式
[例] 设状态端口地址为086H，数据端口地址为084H，外设忙碌D7=1，请用查询方式写出CPU从存储器缓冲区 Buffer送出1KB的数据给外设的程序段。 LEA SI , Buffer ；取Buffer的有效地址送SI MOV CX , 1000 ；循环次数 W1: MOV DX, 086H ；状态端口地址送DX W2: IN AL , DX ；从状态端口读入状态信息 AND AL，80H ； BUSY=0? JNZ W2 ； BUSY=1，返回继续查询 MOV AL,[SI] ； BUSY=0，取数据 MOV DX, 084H ；数据端口地址送DX OUT DX,AL ；数据输出到数据端口 INC SI ；SI指向下一个字节数据 LOOP W1 ；CX-1送CX≠0，循环 HLT ；CX=0，传送结束
FFFFF
内存空间 I/O 空间
10
§6-2 I/O端口的编址与访问
二、 I/O端口地址的译码方法：
I/O端口地址译码的一般原则是：把CPU用于I/O端口寻址的地址线分为高位地址线和低位地址线两部分：
将低位地址线直接连到I/O接口芯片的相应地址引脚，实现片内寻址，即选中片内的端口。将高位地址线与CPU的控制信号组合，经地址译码电路产生I/O接口芯片的片选信号。常见的译码器： 2/4线译码器74LS139 3/8线译码器74LS138
返回断点

6.3 CPU与外设之间的数据传送方式
关于中断的几点说明：
采用中断的数据传送方式时，外设处于主动申请地位，CPU配合进行数据传送；CPU不必反复去查询外设的状态，而是可以与外设“并行工作”，因此提高了CPU的工作效率，并且更具有实时性。

《16位微机原理及接口技术》课件第6章

（2）成组传送方式。一个DMA请求可以传送一组信息。在 DMAC 初始化时，由编程决定这一组信息的字节数，只要在 DACK 有效之前 DREQ 保持有效即可。一旦 DACK 有效，不管 DREQ是否有效，DMAC一直不放弃总线控制权，直到整个数组传送完。
器。 PC/XT使用一片8237A， PC/AT使用两片8237A，在高档微机中常使用多功能芯片取代8237A，但多功能芯片中的DMA控制器与8237A的功能基本相同。
1. 8237A的内部结构和引脚功能
8237A 是具有 4 个独立 DMA 通道的可编程 DMA 控制器（DMAC），它使用单一的+5 V电源、单相时钟和40引脚双列直插式封装。在实际应用中，8237A必须与一片8位锁存器一起使用，才能形成一个完整的4 通道DMA控制器。8237A经初始化后，可以控制每一个通道在存储器和I/O口之间以最高1.6 M波特的速率传送最多达64 KB的数据块，而不需要CPU的介入。
Hale Waihona Puke （2）读/写逻辑。当CPU对8237A初始化或对8237A寄存器进行读操作时，8237A就像I/O端口一样被操作，读/写逻辑接收 IOR或IOW信号。当IOR为低电平时，CPU可以读取8237A内部寄存器的值；当IOW为低电平时，CPU可以将数据写入8237A的内部寄存器中。
在DMA传送期间，系统由8237A控制总线。此时，8237A分两次向地址总线上送出要访问的内存单元20位物理地址中的低 16位，8237A输出必要的读/写信号，这些信号分别为I/O读信号 IOR,I/O 写信号 IOW ，存储器读信号 MEMR 和存储器写信号 MEMW。

《微机原理与接口技术》课件第6章

第6章主存储器
6.1 概述 6.2 随机存储器(RAM) 6.3 只读存储器(ROM) 6.4 CPU与存储器的连接 6.5 现代RAM 6.6 存储器的扩展及其控制习题6
6.1 概述
6.1.1 存储器的一般概念和分类按存取速度和用途可把存储器分为两大类，内部存储器和
外部存储器。把具有一定容量，存取速度快的存储器称为内部存储器，简称内存。内存是计算机的重要组成部分，CPU可对它进行访问。目前应用在微型计算机的主内存容量已达256 MB～1 GB，高速缓存器(Cache)的存储容量已达128～512 KB。把存储容量大而速度较慢的存储器称为外部存储器，简称外存。在微型计算机中常见的外存有软磁盘、硬磁盘、盒式磁带等，近年来，由于多媒体计算机的发展，普遍采用了光盘存储器。光盘存储器的外存容量很大，如CD-ROM光盘容量可达650 MB，硬盘已达几十个GB乃至几百个GB，而且容量还在增加，故也称外存为海量存储器。不过，要配备专门的设备才能完成对外存的读写。例如，软盘和硬盘要配有驱动器，磁带要有磁带机。通常，将外存归入到计算机外部设备一类，它所存放的信息调入内存后CPU才能使用。
新的数据。对所存的内容读出时，仍需地址译码器的某一输出
线送出高电平到V5、V6管栅极，即此存储单元被选中，此时V5、 V6导通。于是，V1、V2管的状态被分别送至I/O线、 I/O线，这样就读取了所保存的信息。显然，存储的信息被读出后，存储
的内容并不改变，除非重写一个数据。
由于SRAM存储电路中，MOS管数目多，故集成度较低，而V1、V2管组成的双稳态触发器必有一个是导通的，功耗也比 DRAM大，这是SRAM的两大缺点。其优点是不需要刷新电路，从而简化了外部电路。
如Intel 2114芯片容量为1 K×4位/片，Intel 6264为8 K×8位/片。

微机原理与接口技术第六章_8259A练习题与答案

中断技术和中断控制器8259A练习题及答案一、填空题1.8088微处理器最多能处理256种不同类型的中断。

2.8088系统的中断向量表位于从内存地址 00000H 开始,占1K字节存储单元。

3.8088CPU响应INTR中断时,将PSW(或标志寄存器内容）和断点(或CS:IP)进堆栈保存。

4.8259A可管理8级优先级中断源,通过级联,最多可管理 64 级优先级中断源。

5.若8259A的IRR(中断请求寄存器)的内容为10H,说明IR4请求中断。

二、选择题6.8088CPU的标志寄存器中IF=1时,表示允许CPU响应______中断。

CA.内部中断B.外部中断C.可屏蔽中断D.不可屏蔽中断7.CPU在响应中断时,保存断点是指______。

DA.将用户设置的程序指令地址入栈保存B.将中断服务程序的入口地址入栈保存C.将程序状态字PSW入栈保存D.将返回地址即程序计数器PC（CS：IP）的内容入栈保存8.8088的中断向量表用于存放______。

BA.中断类型号B.中断服务程序的入口地址C.中断服务程序的返回地址D.断点地址三、判断题9.8086的可屏蔽中断的优先级高于不可屏蔽中断。

[ ] ×10.通常8259A芯片中的IR0优先级最低,IR7的优先级最高。

[ ]×11.在8088系统中,所谓中断向量就是中断服务程序入口地址。

[ ] √四、简答题12.CPU响应INTR中断的条件是什么?答：(1)INTR信号为有效电平(2)当前指令执行完毕(3)CPU开中断(IF=1)(4)没有更高级的请求（RESET , HOLD ,NMI)13.一般CPU响应中断时自动做哪些工作? 8088CPU呢?答：一般CPU在响应中断时，关中断，保存断点，识别中断源，找到中断服务程序入口地址，转入中断服务程序。

8080CPU在响应中断时，首先把PSW（或标志寄存器内容）入栈保存，其余同一般CPU.14.8088CPU在执行中断返回指令IRET时,执行什么操作?答：(1)弹出断点送CS:IP(2)弹出PSW送标志寄存器15.中断控制器8259A中下列寄存器的作用是什么?(1) IRR (中断请求寄存器) :保存中断源的中断请求(2) IMR (中断屏蔽寄存器) :屏蔽/允许中断源请求中断，由程序写入，1为屏蔽，0为允许(3) ISR (中断服务寄存器): 记录CPU正在为哪些中断源服务(4) IVR (中断向量寄存器): 保存中断向量号16、初使化时设置为非自动结束方式,那么在中断服务程序将结束时必须设置什么操作命令?如果不设置这种命令会发生什么现象?答案：当中断服务程序将结束时,必须发0CW2=20H为中断结束命令,执行此命令即撤消正在服务的中断请求和服务标志;否则,即使返回主程序但未退出此中断,造成中断响应的混乱。

2019微机原理及接口技术课件-CH6

输入选通
数据端口写选通
③
DB（数据、状态）
数据锁存器
② （输出端口）
④输
出
①
＋5V
D R
Q
输出选通
设备
BUSY(1bit) 状态缓冲器
ACK
(输入端口)
⑥
⑤
状态端口读选通
外设应具有必要的联络（握手）信号如READY、ACK等；
接口避免了对端口的“盲读”、“ 盲写” ，数据传送的可靠性高，且硬件接口相对简单。
打印机子程序
键盘子程序
……
内存
中断系统相关概念
中断优先级：在系统中多个中断源可能同时提出中断
请求时，需要按中断的轻重缓急给每个中断源指定一个优先级别，这就是中断优先级。
CPU按照中断优先权的高低顺序，依次响应。同级优先级问题
断点:是指CPU执行的现行程序被中断时的下一条指令的
地址,又称断点地址。
无条件控制方式举例
DB
G1
AB 端口译
≥1
M/IO 码电路
WR
G2
RD
≥1
输出锁存器
输入缓冲器
L1
L2
……
L8
输出设备
K1
… K2
K8 VCC
输入设备
条件控制（程序查询）方式
数据端口读选通 DB（数据、状态）
③
(1bit) READY 状态端口读选通
④
输入数据
输
①入
R ＋5V
设
②Q D
备
缺点是CPU工作效率低，I/O响应速度慢；在有多个外设的系统中，CPU的查询顺序由外设的优先级确定，实时性差。

相关主题

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

8088
VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 SSO MN/MX RD HOLD HLDA WR IO/M DT/R DEN ALE INTA TEST READY RESET
31
8088CPU最小模式下, I/O端口写周期时序
T1
T2
T3
T4
CLK IO/M A19~A16 /S6~S3 A15~A8 AD7~AD0
T116 /S6~S3 A15~A8 AD7~AD0 ALE RD
A7 ~ A0 D7 ~ D0
DT/R
DEN
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
第六章微机接口技术概述
第一节接口技术的基本概念第二节 I/O端口的编址和译码第三节 CPU与外设间的数据传送方式第四节接口技术的现状与发展趋势第五节接口的设计与分析
2
作业: 6-3, 6-6, 6-10
1. 假设 (AL)= 73H, (DX)=21CH, (端口21CH)= 95H 执行 MOV DX, 21CH IN AL, DX
(2) IN AX，28H 若 (28H端口)= 1010 1111B (29H端口)= 0101 0000B 执行后 (AL) = (28H端口) = 0AFH (AH) = (29H端口) = 50H
(3) MOV DX， 300H IN AL，DX 若 (300H端口)= 69H 执行后 (AL) = (300H端口) = 69H
(1) 根据8088CPU在最小模式下的I/O、存储器读/写时序，描述执行IN指令时8088CPU有关引脚的具体变化过程。 (2) 根据IBM PC/XT总线的I/O读、写周期时序，描述执行 IN指令时， IBM PC/XT总线上有关引脚的具体过程如果执行的是 MOV DX, 21CH
OUT DX, AL
32
(2) IBM PC/XT 总线上I/O端口的读、写周期与读、写存储器的过程相似，不同之处： 1．IOR、IOW变低，CPU操作I/O端口。 2．端口的地址信号出现在A15~A0上， A19~A16全为低电平。 3. 增加了一个TW等待周期
33
IBM PC/XT 总线上I/O端口读周期
有关引脚的具体变化过程?
3
2. 编写程序，采用无条件传送方式，从端口256h 读入100h个字节数据
3. 某I/O接口的状态寄存器D0位存放外设‘BUSY’的
状态, 其地址为2A3h,
D0=1表示外设忙; 该接口的数据寄存器的地址为
2A1h。编写程序，
用查询方式将data为首地址的100个内存单元内容
(AL) ← (port 端口) (AH) ← (port+1 端口)
(AL) ← ((DX)端口)
(AL) ← ((DX)端口) (AH) ← ((DX)+1 端口)
port 为数字形式的端口地址, 大小为0~255 或0~FFH
21
例
(1) IN AL，28H 若 (28H端口) = 1010 1111B 执行后 (AL) = (28H端口) = 0AFH
D7 ~ D0
IOR
I/O CH CK D7 D6 D5 D4 D3 D2 D1 D0 I/O CH RDY AEN A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
IBM PC/XT总线插槽引脚信号
35
例
22
2. 输出指令OUT
格式 OUT port, AL OUT port, AX OUT DX, AL OUT DX, AX
执行操作 (port 端口) ←(AL)
(port 端口) ←(AL) (port+1 端口) ←(AH)
((DX)端口) ←(AL)
((DX)端口) ← (AL) ((DX)+1 端口) ←(AH)
（2）IBM PC/XT 总线上I/O端口的读、写周期。
29
(1) 在最小模式下，I/O端口的读、写周期与读、写存储器的过程相似，不同之处：
1．IO/M变高，CPU操作I/O端口。
2．端口的地址信号出现在A15~A0上，
A19~A16全为低电平。
30
8088CPU最小模式下, I/O端口读周期时序
例
指令 IN AL, 21H OUT 20H, AL IN AL, DX OUT DX, AL
机器码 E421 ;两个字节 E620 EC ;一个字节 EE
27
(3) 可进行字节或字传送
由指令中AL或AX的类型决定 IN IN IN IN AL, 20H AX, 20H AL, DX AX, DX ;字节传送 ;字传送 ;字节传送 ;字传送 OUT OUT OUT OUT 20H, AL 20H, AX DX, AL DX, AX ;字节传送 ;字传送 ;字节传送 ;字传送
A7 ~ A0 D7 ~ D0
ALE
WR DT/R DEN
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
8088
VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 SSO MN/MX RD HOLD HLDA WR IO/M DT/R DEN ALE INTA TEST READY RESET
指令系统中不专设I/O指令。
17
二、8088的输入/输出指令和时序
1. 输入指令IN 2. 输出指令OUT
3. 输入/输出指令时序
18
输入/输出指令实现I/O端口与CPU之间的数据传送
AB 地址译码
I/O端口1
C P U
DB
外
I/O端口2
数据缓冲
控制电路
CB
I/O端口3
设
19
8088CPU采用I/O端口与存储器分别独立编址
当CPU 执行 IN 指令时，进入I/O端口读周期,
从指定的端口读入数据到CPU中。 AB
C P
DB
地址译码
数据缓冲
I/O端口1
外
I/O端口2
U
CB
控制电路
I/O端口3
设
34
I/O端口读周期时序
T1
CLK A15~A0 ALE
T2
T3 Tw
T4
GND RESET +5V IRQ2 -5V DRQ2 -12V +12V GND MEMW MEMR IOW IOR DACK3 DRQ3 DACK1 DRQ1 DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 DACK2 T/C ALE +5V OSC GND
14
一、I/O端口的编址方式
1、端口与存储器分别独立编址 2、端口与存储器统一编址
15
1、端口与存储器分别独立编址（I/O映射方式）
例 Intel的80X86系列、Z80系列
特点：
端口与存储器分别独立编址
端口不占用内存空间设有专门的 I/O指令对端口进行读写，
对内存操作的指令不能用于I/O端口
12
AB
C
地址译码数据缓冲控制电路
I/O端口1
外
I/O端口2
P
U
DB
CB
I/O端口3
设
CPU对外设输入/输出的控制，是通过对接口电路中各I/O端口的读/写操作完成。
13
第二节 I/O端口的编址和译码
一、 I/O端口的编址方式二、8088的输入/输出指令和时序三、I/O端口的译码
从该I/O接口输出。
4
复习：
P212~P224, P236~P239（第二版）预习：
P223~P236, P239~P247 （第二版）
5
第一节接口技术的基本概念
一、接口的概念和功能二、接口电路的典型结构
6
一、接口的概念和功能 1、接口和接口技术 2、为什么要用接口电路？
7
1、接口和接口技术
25
（2）端口地址可由直接方式或间接方式给出
当端口号在0~FFH，即0~255时，可在指令中直接指定端口号例 IN AL, 21H OUT 20H, AL
当端口号>FFH，即>255时, 需把端口号放在DX寄存器中， DX是一个16位寄存器，范围在0~FFFFh之间。
例 IN
IN
AL, 218H AL, DX
可寻址220= 1M个内存单元内存范围00000 ~FFFFFh 内存单元的地址有5种寻址可寻址216= 64 K个I/O端口 I/O端口范围0000 ~ FFFFH
内存空间
I/O端口的地址由
一个8位二进制数直接寻址或DX寄存器间接寻址
I/O 空间
20
1. 输入指令IN
格式 IN AL, port IN AX, port IN AL, DX IN AX, DX 执行操作 (AL) ← (port 端口)
24
输入/输出指令（IN、OUT）特点： (1) 累加器AL、AX的专用指令
对输入指令IN ，目的操作数只能为AL, 或AX IN IN AL, 21H AX, DX
IN
BX, 21H
对输出指令OUT ，源操作数只能为AL, 或AX OUT 20H, AL OUT DX, AX OUT DX, CX
接口
是CPU与外界进行信息交换的中转站。