计算机设计与实践2010秋-第9讲

第九讲移动计算研究中心 舒燕君 syj@微处理器设计实例T0 T1 T2PC→MAR, 1→R M(MAR) →MDR MDR, PC+1 →PC PC MDR →IR, OP(IR) →ID取指 执行T0 T1 T2AD(IR)→MAR, 1→R AD(IR)→MAR M(MAR) →MDR MDR →ACC`根据计算机组成原理课程所学的知识和本 课程所讲的设计思想，设计一个给定指令 系统的处理器，包括 统 处 包括◦ VHDL语言的实现 ◦ FPGA芯片的编程实现 ◦ 对处理器的结构和计算机系统的整体工作过程 有深刻的了解 ◦ 为以后应用和设计处理器系统打下基础给出处理器的设计方案 ` 用VHDL语言实现处理器的设计 ` 将设计下载到FPGA实验板的FPGA0芯片 中进行实际测试，要求观察显示输出``采用南京伟福实业有限公司研制的 COP2000计算机组成 采用南京伟福实业有限公司研制的“ 原理实验仪”，通过FPGA扩展板在COP2000实验仪上完 成实验处理器 晶体振荡器`给出处理器的设计方案 要求包括 给出处理器的设计方案，要求包括：◦ ◦ ◦ ◦ ◦ ◦ ◦ 指令格式设计 微操作的定义 节拍的划分 处理器结构设计框图及功能描述 各功能模块结构设计框图及功能描述 各模块输入输出接口信号定义（以表格形式给出） 进度安排`在设计方案通过后，方可进入实际设计环节， 在设计方案通过后 方可进入实际设计环节 要求采用结构化设计方法，用VHDL语言实现 处理器的设计 设计包括 处理器的设计。

设计包括：◦ 各模块的详细设计（包括各模块功能详述，设计方法， VHDL语言实现等） 各模块的功能测试（每个模块作为 个部分，包括测试方案、 ◦ 各模块的功能测试（每个模块作为一个部分，包括测试方案、 测试过程和测试波形等） ◦ 系统的详细设计（包括系统功能详述，设计方法，VHDL语 言实现等） ◦ 系统的功能测试（包括系统整体功能的测试方案、测试过程 和测试波形等）`将设计下载到FPGA实验板的FPGA0芯片中进 行实际测试该处理器在给定的指令集下构建，支持十 该处理器在给定的指令集下构建 支持十 条指令 ` 假定主存可以在一个时钟周期内完成一次 存取操作，而且可以和CPU同步工作 ` 系统使用一个主存单元：指令读取和数据 访问都使用同一组存储器`位包含`处理器的指令字长为16位，包含◦8个8位通用寄存器R0~R7◦个116位的指令寄存器IR ◦1个16位的程序计数器PC取指令时，可以直接从主存中提取`16位的指令信息，而进行数据访问时，与主存进行8位的数据交换。

处理器的地址总线宽度是16位，数据总线宽度也是16位，无论是取指还是数据访问都使用同一组数据总取指还是数据访问，都使用同组数据总线，只是数据信息的宽度不同加法指令ADD Ri,Rj `ADD Ri, Rj `减法指令SUB Ri, Rj `寄存器传送指令MOV Ri, Rj i `立即数传送指令MVI Ri, X 存数指令STA Ri,X `STA Ri, X `取数指令LDA Ri, X 条件转移（零则转）指令`JZ Ri, X `无条件转移指令JMP X `输入指令IN Ri, PORT `输出指令OUT Ri, PORTADD Ri,RjRi ←Ri+ Rj SUB Ri, RjMOV Ri, RjRi ←Ri -Rj Ri ←Rj MVI Ri, XRi ←X [//]LDARi, X STARi, X Ri ←[R7//X][R7//X] ←Ri JMPX PC ←[R7//X]()JZ Ri, X If(Ri=0)Then PC ←[R7//X]IN Ri, PORT [PORT] → Ri[]OUT Ri, PORTRi → [PORT]指令是由操作码和地址码两部分组成的`指令是由操作码和地址码两部分组成的，由于固定操作码格式便于硬件设计，指令译码时间短，所以进行理器设计时采用这种格式◦指令系统中指定所有的指令都是二地址指令◦通用寄存器的数量为◦访存的形式地址为8◦定义指令的高5位表示操作码操作码占据了5位，最多可支持32种指令的设计。

目前的指令系统仅包含指令名称助记符二进制操作码操作码占据位，最多可支持种指令的设计前的指令系统仅含了10种操作，下表定义这10种操作的操作码无条件跳转JMP 00000条件跳转JZ 00010减法操作SUB 00100加法操作ADD 00110立即数传送MVI 01000寄存器传送MOV 01010存数操作STA 01100取数操作LDA 01110输出操作OUT 10000输入操作IN 100104701`0100011100000001：MVI R7,01H `41110100000100010001：MVI R1,11HMVI R111H `61000110000100000000：STA R1,00`CPU内四个重要寄存器◦MAR与地址总线相连，存放欲访问的存储单元地址◦MDR与数据总线相连，存放欲写入存储器的信息或最近从存储器中读出的信息存中◦PC存放现行指令的地址，具有自动加1的功能◦IR存放现行指令`PC→MAR；1→R；→`M(MAR)MDR；`MDR→IR；`PC+1→PC；不同指令执行阶段的微操作是不同的分`不同指令执行阶段的微操作是不同的，分别讨论非访存指令、访存指令和转移类指令的微操作`指令中的地址码定义为：◦Ad1(IR)：IR的8-10位，表示指令的第一个地址810位表示指令的第个地址码，表示寄存器地址；◦Ad2(IR)：IR的0-2位，表示指令的第二个地址02位表示指令的第二个地址码，表示寄存器地址；◦Ad(IR)：IR的07位表示指令的第二个地址码0-7位，表示指令的第二个地址码，表示形式地址；ADD Ri Rj`加法指令ADD Ri, Rj◦Reg(Ad1(IR)) + Reg(Ad2(IR)) → Reg(Ad1(IR)) `减法指令SUB Ri, Rj◦Reg(Ad1(IR)) -Reg(Ad2(IR)) → Reg(Ad1(IR)) `寄存器传送指令MOV Ri, Rjg(())g(())◦Reg(Ad2(IR)) → Reg(Ad1(IR))`立即数传送指令MVI Ri, X◦X Reg(Ad1(IR))X → Reg(Ad1(IR))只考虑扩充寻址的情况不考虑其他寻址`只考虑扩充寻址的情况，不考虑其他寻址方式STA Ri X`存数指令STA Ri, X◦Reg(R7)//Ad(IR)→MAR；1→W；◦Reg(Ad1(IR))→MDR；◦MDR→M(MAR)LDA Ri X`取数指令LDA Ri, X◦Reg(R7)//Ad(IR)→MAR；1→R；◦M(MAR)→MDR；()◦MDR→Reg(Ad1(IR))不访问存储器``条件转移（零则转）指令JZ Ri, X ◦Zero(Reg(Ad1(IR)))·Reg(R7)//Ad(IR) +Nzero(Reg(Ad1(IR))) ·PC →PC 表示零值(g(()))判别操作`无条件转移指令JMP X R (R7)//Ad(IR)◦Reg(R7)//Ad(IR)→PC取指微操作``运算微操作`访存微操作`其他微操作,包括:◦回写PC◦回写寄存器`每个指令周期包含4个机器周期◦取指周期（MEM ）◦运算周期（ALU ）◦访存周期（MEM ）◦回写周期（REG ）`每个机器周期包含1个节拍取指阶段完成指令的提取同时改变`取指阶段完成指令的提取，同时改变PC，为下一次取指做准备T：M(PC)→IR，1→R，PC+1→PC运算阶段完成操作数的准备和实际运算运算包`运算阶段完成操作数的准备和实际运算，运算包括数据加减及访存实际地址的计算`操作数的准备:◦T ：Reg(Ad1(IR))→A ，Reg(Ad2(IR))→B ，Reg(R7)//Ad(IR)→Addr ；运算包括A, B, Addr: 临时寄存器`运算包括：◦当操作码为ADD 时，运算内容为A+B →ALUOUT ；◦A-B ALUOUT:临当操作码为SUB 时，运算内容为A B →ALUOUT ；◦当操作码为MVI 时，运算内容为Ad(IR)→ALUOUT ；◦当操作码为MOV 时，运算内容为B →ALUOUT ；时运算内容为ALUOUT: 临时寄存器◦当操作码为JZ 时，运算内容为A →ALUOUT ；◦当操作码为STA 时，运算内容为A →ALUOUT ；访存阶段完成数据向主存的写入操作或`访存阶段完成数据向主存的写入操作，或从主存中读取数据的操作`对于取数操作：()p，◦T：M(Addr)→Rtemp1→R`对于存数操作：◦T：ALUOUT→M(Addr)，1→W回写阶段把访存的结果或运算的结果写入`到寄存器中保存，同时根据转移指令的要求更新PC寄存器的内容求寄存容◦当操作码为LDA时，Rtemp→Reg(A)；◦当操作码为ADD，SUB，MVI，MOV时，ALUOUT→Reg(A)；R(A)◦当操作码为JMP时，Addr→PC；时if A0th Add◦当操作码为JZ时，if A=0 then Addr→PC。

CPU`设计的基本思想有组合逻辑设计和微程序设计两种◦组合逻辑设计根据微操作的节拍安排，列出微操作命令组合逻辑设计根据微操作的节拍安排列出微操作命令的操作时间表，然后写出每一个微操作命令的逻辑表达式，最后根据逻辑表达式画出相应的组合逻辑电路图；◦微程序设计思想是将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条微指令对应一个或几个微操作命令，然后把这些微程序存到一个控制存储器中，用寻找用户程序机器指令的办法来寻找每个微程序中的微指令微程序设计方法虽然简便但需要微程序中的微指令。

微程序设计方法虽然简便，但需要占用较大的空间存放微程序在计算机中般都采用组合逻辑设计`RISC计算机中一般都采用组合逻辑设计方法，这有利于进行流水线的设计，也能大大节省CPU的门数，对于降低CPU的功节省数对降功耗有好处耗也有好处`这里介绍的设计方法是组合逻辑设计的一种，但设计中不直接使用逻辑表达式，而种但设计中不直接使用逻辑表达式而是根据信息流的思想进行了模块的划分，给出CPU的基本结构框图根据机器周期的定义系统划分为四个主`根据机器周期的定义，系统划分为四个主要模块◦取指管理模块掌管取指周期◦运算管理模块掌管运算周期◦存储管理模块掌管访存周期◦回写管理模块掌管回写周期◦在一个指令周期中，取指、运算、访存、回写四个机器周期依次执行，由时钟管理模块统一四个机器周期依次执行，由时钟管理模块统进行调度控制器时钟管理取指运算存储回写CLK管理管理运算器管理管理主存储器`取指管理模块包含寄存器PC和IR，同时IR的内容将由该模块向其他模块提供`运算管理模块包含运算器，也就包含了通用寄存器，同时也包含了暂存器A、B、Addr、ALUOUT`存储管理模块包含暂存器Rtemp回写模块包含暂存器Rd t R dd PC前两个用于寄存器回写第三`Rdata、Raddr、PCnew，前两个用于寄存器回写，第三个用于PC的更新`通过LDA指令的执行过程展示一下各模块的功能◦在第一个机器周期中，取指管理模块根据PC的内容对主存进行访问，向主存发送16位的地址PC，读回数据总线上的16位数据信息存放到IR寄存器中，同时使PC前进，为下一次取指做准备◦在第二个机器周期中，运算管理模块根据操作码的意义进行访存地址的准备，从寄存器和的第地址码两个部分组合形成实际R7IR的第二地址码两个部分组合形成实际地址Addr◦在第三个机器周期中，存储管理模块根据操作码的意义进行访存，向主存发送16位的地址Addr，读回数据总线上的8位数据信息存放读回数据总线上的到Rtemp暂存器中◦在第四个机器周期中，回写管理模块根据操作码的意义回写寄存器，的内容指定的将暂存器Rtemp的内容写入指定的Ri寄存器中在取指周期存储器的访问是只读的存`在取指周期，存储器的访问是只读的，存储器的地址来自PC，数据去往IR在访存周期存储器的访问可能是读也可`在访存周期，存储器的访问可能是读也可能是写存储器有组指周期和访存周期`存储器只有一组，而取指周期和访存周期都可能对其进行访问，而且数据、地址的来源和去向均不同。