数字电子技术 第8章
数字电子技术第8章 模拟信号与数字信号的转换答案
一、填空题1. DAC ADC2. 采样 保持 量化 编码3. 最小输出模拟量 最小输入模拟量4. 2.565. 正比 之差6. 双积分型 逐次逼近型7. 分辨率8. 1个LSB 的输出变所对应的模拟量的范围 不可二、选择题1. B2. A3. A4. B5. C6. A三、计算与思考题1. 略2. 略3. 略4. 略5. 解：（1）当8位D/A 转换器的最小输出电压增量为0.02V 时，输入代码为01001101所对应的输出电压：U O =0.02（26+23+22+20）=1.54V 。
（2）由于D/A 转换器的转换误差为1/2LSB ，若要求D/A 转换器的精度小于0.25%（精度是转换误差与最大输出电压之比），则其分辨率应小于0.5%，因此这一8位D/A 转换器满足要求。
6. 解：V V LSB 005.010231101211010≈⨯=-⨯=2000005.01012==-N20002≈N11≈N所以，该电路输入二进制数字量的位数Ｎ应是11。
7. 解：（1）当8位D/A 转换器的最小输出电压增量为0.02V 时，输入代码为01001101所对应的输出电压：U O =0.02（26+23+22+20）=1.54V 。
（2）8位D/A 转换器的分辨率百分数为：%3922.0%1001218=⨯- （3）由于D/A 转换器的转换误差为1/2LSB ，若要求D/A 转换器的精度小于0.25%（精度是转换误差与最大输出电压之比），则其分辨率应小于0.5%，因此这一8位D/A 转换器满足要求。
8. 解：因为N V u N REF i ⋅=2n REF i V u 2⋅=n REFi V u 2⋅= 所以，当输入电压为4.48Ｖ时，1157.114256448.021048.482≈≈⨯=⨯=N （采用四舍五入法） 转换成二进制数为01110011。
当输入电压为7.81Ｖ时，2009.199256781.021081.782≈≈⨯=⨯=N （采用四舍五入法） 转换成二进制数为11001000。
阎石《数字电子技术基础》(第5版)(章节题库 可编程逻辑器件)【圣才出品】
第8章 可编程逻辑器件一、选择题1．（多选）关于PROM和PAL的结构，以下叙述正确的是（）。
A.PROM的与阵列固定，不可编程B.PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程【答案】AD【解析】PROM由存储矩阵、地址译码器和输出电路组成。
其中与阵列是固定的，不可编程，初始时所有存储单元中都存入了1，可通过将所需内容自行写入PROM而得到要求的ROM，PROM的内容一经写入以后（改变的是或阵列），不能修改。
PAL器件由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。
二、填空题1．与PAL相比，GAL器件有可编程的输出结构，它是通过对______行编程设定其______的工作模式来实现的，而且由于采用了______的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
【答案】机构控制字；输出逻辑宏单元；E2CMOS2．PAL是______可编程，EPROM是______可编程。
【答案】与阵列；或阵列3．GAL 是______可编程，GAL 中的OLMC 称______【答案】与阵列；输出逻辑宏单元4．在图8-1所示的可编程阵列逻辑（PAL ）电路中，Y 1＝______，Y 3＝______。
图8-1【答案】；123234134124I I I I I I I I I I I I +++12I I ⊕【解析】×表示连通，在一条线上的×表示与，然后通过或门连接在一起。
三、简答题1．如图8-2所示为PAL16L8的一部分电路，试分析该电路，写出电路在X 控制下的函数F 对应于输入A 、B 、C 的逻辑表达式。
图8-2答：当X＝0时，F所在三态门选通；X＝1时，三态门关闭。
故该电路的逻辑关系式为：。
2．下面图8-3所示的3个卡诺图代表3个4变量逻辑的逻辑函数。
（1）用PROM实现，画出码点矩阵图；（2）用PLA实现，画出码点矩阵图。
数字电子技术答案 第8章 模-数和数-模转换器习题解答
8-8 直接A/D转换器与间接A/D转换器各有什么优缺点？举例说明。 答：直接 A/D 转换器转换速度快、转换精度不高。直接 A/D 转换器转换速度低、转换 精度较高。
习 题
8-1 在图8.3所示的4位权电阻网络D/A转换器中，若参考电压UREF＝6V，求当输入数字 量D3D2D1D0 =1001时，输出的模拟电压为多少？ 解：根据权电阻网络D/A转换器计算公式，可得：
VREF 10V
由双极限 D/A 转换器原理可知， VB 产生的电流等于输入为 1000000000 产生的电流相等， 所以：
| VB | VREF RB 2R | VB | 10V
VB 与 VREF 的极性相反，所以 VB 为 10 伏。
m 2n Ui
Ui UR
UR 8 m 8 115 3.6V n 2 2
8-11 在图 8.30 所示电路是由 CB7520 组成的双极限 D/A 转换器，CB7520 是 10 位倒 T 形电阻网络 D/A 转换器。电阻 R＝10kΩ。为了得到5V 的最大输出模拟电压，在 RB=20kΩ 时，VREF、VB 应各取何值？
VREF +10V VB
数 字 量 输 入
d0 d1 d2 d3 d4 d5 d6 d7 d8
VDD RF IOUT1
RB
u0
IOUT2 地
CB7520
图 8.30 题 8-11 电路图
解：双极限 D/A 转换器输出为：
v0
VREF RF ( D 2n 1 ) n 2 R
在 RF R 时，当输入 D 全为 0 或全为 1 时，输出电压幅度都为 5 伏。因此可得
| u0 ||
U REF n 1 i 2 Di | 2n i 0 |U | 0 REF (2 D0 21 D1 22 D2 ... 2n 1 Dn 1 ) n 2
数字电子技术第8章可编程逻辑器件
前面介绍的FPLA的电路结构不含触发器，因此这 种FPLA只能用于设计组合逻辑电路，故称为组合型 FPLA。
为便于设计时序逻辑电路，在有些FPLA芯片内部 增加了若干触发器组成的寄存器。这种内部含有寄 存器的FPLA称为时序逻辑型FPLA，也称做可编程 逻辑时序器PLS（Programmable Logic Sequeneer）。
Q0n+1=Q3 Q2 Q1+Q3 Q2 Q1+Q3 Q2 Q1+ Q3 Q2 Q1
从上式即可写出每个触发器的驱动方程，即D端 的逻辑函数式。同时，考虑到要求具有置零功能， 故应在驱动方程中加入一项R。当置零输入信号 R=1时，在时钟信号到达后所有触发器置1，反相后 的输出得到Y3 Y2 Y1 Y0=0000。于是得到驱动方程为
图8.3.9 产生16种算术、逻辑运算的编程情况
(8-22)
十进 8.3.3PAL的应用举例
制数
二 进制 数
Y0 Y1 Y2
例8.3.1 用PAL器件设计一个数值判别电路.要求判断4位 D C B A 二进制数DCBA的大小属于0~5、6~10、11~15三个区间的 0 0 0 0 0 1 0 0 哪一个之内。 1 0 0 0 1 1 0 0
FPLA由可编程的与逻辑阵列和可编程的或逻 辑阵列以及输出缓冲器组成，如图所示。
(8-8)
PLA结构 逻辑功能可 变化的硬件 结构。
可编程
将FPLA和ROM 比较可发现，它们 的电路结构极为相 似，都是由一个与 逻辑阵列、一个或 逻辑阵列和输出缓 冲器组成。两者所 不同的是，FPLA的 与阵列可编程，而 ROM的与阵列（译 码器）是固定的。
第八章 可编程逻辑器件（PLD）
数字电子技术基础习题册2010-答案8-11
第8章存储器【8-1】填空1．按构成材料的不同，存储器可分为磁芯和半导体存储器两种。
磁芯存储器利用来存储数据；而半导体存储器利用来存储数据。
两者相比，前者一般容量较；而后者具有速度的特点。
2．半导体存储器按功能分有和两种。
3．ROM主要由和两部分组成。
按照工作方式的不同进行分类，ROM可分为、和三种。
4．某EPROM有8条数据线，13条地址线，则存储容量为。
5．DRAM 速度SRAM，集成度SRAM。
6．DRAM是RAM，工作时（需要，不需要）刷新电路；SRAM是RAM，工作时（需要，不需要）刷新电路。
7. FIFO的中文含义是。
解：1．正负剩磁，器件的开关状态，大，快。
2．ROM，RAM。
3．地址译码器，存储矩阵，固定内容的ROM 、PROM，EPROM三种。
4．213×8。
5．低于，高于。
6．动态，需要；静态，不需要。
7．先进先出数据存储器。
【8-2】图8.2是16×4位ROM，A3A2A1A0为地址输入，D3D2D1D0为数据输出，试分别写出D3、D2、D1和D0的逻辑表达式。
AAAA3 2 1 0图8.2解：⎪⎪⎪⎩⎪⎪⎪⎨⎧∑=⋅=∑==)m(0,5,9,13312,15)m(3,6,9,12100D A A D D A D【8-3】用16×4位ROM 做成两个两位二进制数相乘（A 1A 0×B 1B 0）的运算器，列出真值表，画出存储矩阵的阵列图。
解：图8.3【8-4】由一个三位二进制加法计数器和一个ROM 构成的电路如图8.4(a)所示 1．写出输出F 1、F 2和F 3的表达式；2．画出CP 作用下F 1、F 2和F 3的波形（计数器的初态为”0“）F 1F 2F 3CP(a) (b)图8.4解：1． ⎪⎪⎩⎪⎪⎨⎧⋅=⋅⋅+⋅+⋅⋅=⋅+⋅+⋅=013012012012201212011Q Q F Q Q Q Q Q Q Q Q Q F Q Q Q Q Q Q Q F2．CP F1F2F3图8.4（b ）【8-5】用ROM 实现全加器。
数字电子技术基础课后习题答案第8章习题答案
84题8.1.1集成555电路在CO 端不使用时，比较器C l 的基准电压为 ， C 2的基准电压为 。
（A ）2U DD /3 （B ）U DD /3 （C ）U DD （D ）U DD /2 答：A 、B题8.1.2 集成7555电路在控制电压端CO 处加控制电压U CO ，则C 1和C 2的基准电压将分别变为 。
（A ）2U CO /3 （B ）U CO /3 （C ）U CO （D ）U CO /2 答：C 、D题8.1.3 为使集成555电路输出OUT 为低电平，应满足 条件。
（A ）R 为低电平 （B ）TR <U DD /3 （C ）TH <2U DD /3 （D ）TH >2U DD /3 答：A 、D题8.1.4 集成555电路在输出OUT 前端设置了缓冲器G 2的主要原因是 。
（A ）提高高电平 （B ）减低低电平（C ）提高驱动负载能力 （D ）放电端（D ）电平和输出端（OUT ）保持一致 答：C 、D题8.2.1施密特触发器属于 型电路。
（A ）电平触发 （B ）边沿触发 （C ）脉冲触发 （D ）锁存器 答：A题8.2.2 施密特触发器的+th U 称为正向阈值电压，-th U 称为负向阈值电压，且+th U ＞-th U ，二者的差值称回差为 。
（A ）+th U +-th U （B ）+th U --th U （C ）+th U （D ）-th U答：B题8.2.3 用运算放大器组成的施密特触发器利用了 特性。
（A ）正反馈 （B ）线性（C ）负反馈 （D ）输出正饱和值与负饱和值 答：A 、D题8.2.4 施密特触发器主要作用是 、 、 等。
（A ）信号整形 （B ）波形变换 （C ）提高驱动负载能力 （D ）幅度鉴别 答：A 、B 、D题8.2.5施密特触发器用于整形时，输入信号的幅度应 。
（A ）大于+th U （B ）等于+th U （C ）等于-th U（D ）小于-th U题8.2.6 可将变化缓慢的输入信号变换为矩形脉冲信号。
数字电子技术第8章存储器与可编程逻辑器件习题及答案
第8章存储器与可编程逻辑器件8.1存储器概述自测练习1．存储器中可以保存的最小数据单位是（）。
（a）位（b）字节（c）字2．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？（a） 2K×8位（）（）（）（）（b） 256×2位（）（）（）（）（c） 1M×4位（）（）（）（）3．ROM是（）存储器。
（a）非易失性（b）易失性（c）读/写（d）以字节组织的4．数据通过（）存储在存储器中。
（a）读操作（b）启动操作（c）写操作（d）寻址操作5．RAM给定地址中存储的数据在（）情况下会丢失。
（a）电源关闭（b）数据从该地址读出（c）在该地址写入数据（d）答案（a）和（c）6．具有256个地址的存储器有（ ）地址线。
（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（ ）。
（a）２５６×１位（b）２５６×８位（c）１Ｋ×４位 （d）２Ｋ×１位答案：1．a2．（a）2048×8；2048；2048；8（b）512；256；256；2（c）1024×1024×4；1024×1024；1024×1024；43．a4．c5．d6．c7．b8.2随机存取存储器（RAM）自测练习1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。
3.半导体存储器按读、写功能可分成（）和（）两大类。
4.RAM电路通常由（）、（）和（）三部分组成。
5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。
答案：1．栅极电容，触发器2．刷新3．只读存储器，读/写存储器4．地址译码，存储矩阵，读/写控制电路5．11，8，2K×8位8.3 只读存储器（ROM）自测练习1．ROM可分为（）、（）、（）和（）几种类型。
数字电子技术(王连英)5-9章 (4)
第8章 半导体存储器 图8.2.3 16×4位RAM
第8章 半导体存储器
8.2.2 SRAM与DRAM 1． SRAM 静态存储单元是在静态触发器的基础上附加门控管而构成
的。 它是靠触发器的自保持功能来存储数据的。 SRAM的优点是： 工作稳定、 工作速度快， 使用方便，
不需要附加再生电路； 缺点是： 功耗较大， 集成度较低， 成本较高。 SRAM一般用在小容量存储系统中。
第8章 半导体存储器 图8.2.2 双译码器RAM的结构框图
第8章 半导体存储器
图8.2.3所示的是一个16×4位的RAM。 当CS＝0时， RAM芯片被选中， 处于工作状态。 设 A3A2A1A0＝0011， 行地址译码线X3有效， 列地址译码器Y0有效， 即共同选中了单元［3， 0］。 若R/W＝1， 执行读操作， 将 存储单元［3， 0］中的数据送到I/O数据总线上。 若R/W＝0， 执行写操作， 将I/O数据总线上的数据写入存储单元［3， 0］ 中。 当CS＝1时， 片选无效， 不能对RAM进行读/写操作， 所 有I/O端均为高阻状态。
第8章 半导体存储器
2． DRAM 动态存储单元是利用MOS管栅极电容可以存储电荷的原理 制成的， 其结构比较简单。 DRAM的优点是： 集成度高、 成本低、 功耗低； 缺点是： 由于MOS管栅极电容上的电荷会因漏电而释放， 即使在电源正 常接通情况下， 也会发生信息丢失， 因此在使用DRAM时必须 附加再生电路， 不断地刷新电容器上的电荷， 给使用带来麻 烦。 DRAM一般用于大容量存储系统中。
第8章 半导体存储器 4. 电擦除可改写ROM（E2PROM E2PROM是一种可在线电擦除和编程的只读存储器， 其存 储单元采用了浮栅隧道氧化层MOS管。 它既有RAM在线可读可 改写的特点， 又具有非易失性存储器ROM在掉电后仍然能保持 所存数据的优点。 写入的数据在常温下至少可以保存10年， 擦除/写入次数为1万次～10万次， 而且既可整片擦除， 也可 按字节擦除。 相比EPROM， 其擦除、 写入速度更快， 操作 更加简单方便。
《数字电子技术 》课件第8章
例 2 一个四位逐次逼近型ADC电路， 输入满量程电压 为 5 V， 现加入的模拟电压Ui=4.58 V。 求：
（1） ADC （2）
解 （1） 第一步： 使寄存器的状态为1000， 送入 DAC, 由DAC转换为输出模拟电压
因为Uo二步： 寄存器的状态为1100， 由DAC转换输出的电压 因为Uo＜Ui, 所以寄存器次高位的1也保留。
DAC0832芯片上各管脚的名称和功能说明如下： CS： 片选信号， 输入低电平有效。 ILE： 输入锁存允许信号， 输入高电平有效。 WR1： 输入数据选通信号， 输入低电平有效。 WR2： 数据传送选通信号， 输入低电平有效。 XFER： 数据传送控制信号， 输入低电平有效。 D0～D7： 八位输入数据信号。
图8.7 取样过程
取样电路实质上是一个受控开关。 在取样脉冲CP有效 期τ内， 取样开关接通， 使Uo=Ui； 在其他时间(TS－τ)内， 输 出Uo=0。 因此， 每经过一个取样周期， 在输出端便得到 输入信号的一个取样值。
为了不失真地用取样后的输出信号Uo来表示输入模拟 信号Ui， 取样频率fS必须满足fS≥2fmax（此式为取样定理）。 其中, fmax为输入信号Ui的上限频率（即最高次谐波分量的 频率）。模拟信号经取样后输出一系列的断续脉冲。
图 8.6 DAC0832 (a) 双缓冲器型； (b) 单缓冲器型； (c) 直通型
8.3 模/数转换器(ADC)
1. 取样和保持 取样（又称抽样或采样）是将时间上连续变化的模拟信 号转换为时间上离散的模拟信号，即转换为一系列等间隔的 脉冲。 脉冲的幅值取决于输入模拟量, 其过程如图8.7所示。 图中, Ui为模拟输入信号， CP为取样信号， Uo为取样后输出 信号。
数字电子技术基础第八章
u D Ｉ “[ ]”表示取整。 △ 称为 ADC 的单位量化电压或量化单位， 它是 ADC 的最小分辨电压。
可见，输出数字量 D 正比于输入模拟量 uI 。
EXIT
…
数模和模数转换器
A /D 转换的一般步骤
输入模拟量 输出数字量
u I( t) S
C
u I ( t)
量化 编码 电路
EXIT
数模和模数转换器
2R
2R
I0
I0 2R R
I1 A
I12R R
I2 B
I22R R
I3 C
I3
VREF I
从 A、B、C 节点向左看去，各节点对地的等效电阻均为 2R。 VREF 因此，I = R I3 I I I 2 ( I )， 3 = 2 I3 = I = = 2 = 2 ( 24 )， 2 2 24 4 I1 I2 I I I 0( I ) 1 = 2 = 2 ( 4 )，I0 = 2 = I1 = = 24 16 2 2 8 I VREF 3 2 1 0 4 即 I3 = 2 I0 ， I2 = 2 I0 ， I1 = 2 I0 ， I 0 = 2 I0 4 2 2 R 可见，支路电流值 Ii 正好代表了二进制数位 Di 的权值 2i 。 EXIT
数模和模数转换器
模拟开关 Si 受相应数字位 Di 控制。当 Di = 1 时，开 关合向“1”侧，相应支路电流 Ii 输出；Di = 0 时，开关 合向“0”侧， Ii 流入地而不能输出。 iΣ = D3 I3 + D2 I2 + D1 I1 + D0 I0 = ( D3 23 + D2 22 + D1 21 + D0 20 ) I0 = D I0 VREF RF V R REF u = D I0 RF 4 0O ΣR F = -4 F = -D· u =- iD · 2 R 2 R RF D0 D1 D2 D3 VREF R iF Σ ∞ u = D · 对 n 位 DAC， O n - + 2 R VREF + 1 1 1 1 0 R =R 0 0 0· n 若取 S1 uO= SD F S0 ， 则 2 2 S3 2R n 位 2RDAC R I12R V 2R 分成 将参考电压 I0 2 I2REF I3 2n 份，uO 是 R R DAC 的输出电压。 R 可调节 每份的 D 倍。调节 VREF VREF I0 I1 I2 I3 I
数字电子技术基础第8章可编程逻辑器件
数字电子技术基础第8章可编程逻辑 器件
PLD是70年代发展起来的新型逻辑器件，是一种通用大规模 集成电路，用于LSI和VLSI设计中，采用软件和硬件相结合的方 法设计所需功能的数字系统。相继出现了ROM、PROM、PLA、 PAL、GAL、EPLD和FPGA等，它们组成基本相似。
数字电子技术基础第8章 可编程逻辑器件
2020/11/21
数字电子技术基础第8章可编程逻辑 器件
传统的逻辑系统，当规模增大时 （SSI MSI)
焊点多，可靠性下降 系统规模增加成本升高 功耗增加 占用空间扩大
连接线与点增多 抗干扰下降
数字电子技术基础第8章可编程逻辑 器件
从逻辑器件的功能和使用方法看，最初的逻辑器件全部采用标准通用 片，后来发展到采用用户片和现场片。
通用片的功能是器件厂制造时定死的，用户只能拿来使用而不能改变 其内部功能。
通用片有门、触发器、多路开关、加法器、寄存器、计数器、译码器 等逻辑器件和随机读写存储器件。
用户片是完全按用户要求设计的VLSI器件。它对用户来讲是优化的， 但是设计周期长，设计费用高，通用性低，销售量少。用户片一般称为专 用集成电路(ASIC)，但是它也向通用方向发展。
PROM----可编程存储器
P
PLA----可编程逻辑阵列
L
PAL----可编程阵列逻辑
D
GAL----通用可编程阵列逻辑
FPGA----现场可编程门阵列
ispLSI----在系统可编程大规模集成电路
数字电子技术基础第8章可编程逻辑 器件
1.与固定、或编程： 与阵列全固定，即全译码；ROM和PROM
数字电子技术基础第8章可编程逻辑 器件
精品文档-数字电子技术(第四版)(江晓安)-第八章
uO
Rf I f
RfUR 2n1 R
Bi 2i
将
Rf
R 2
代入则得
uO
UR 2n
Bi 2i
例如，UR=8V, 输入八位二进制数码为11001011，
则输出电压为
uO
8 28
203
6.34 V
第八章 数/模与模／数转换
16
2. 倒T型网络DAC
R－2R倒T型网络DAC电路如图 8－5 所示。 图中S0~Sn-1 为模拟开关， R－2R电阻网络呈倒T型， 运算放大器组成求 和电路。 模拟开关Si由输入数码Bi控制。 当 Bi=1时， Si接运算放大器反相输入端， 电流Ii流入求和电 路； 当Bi=0时， Si将电阻2R接地。 根据运算放大器线性 运用时的虚接地概念可知， 无论模拟开关Si处于何种位置， 与Si相连的2R电阻均将接地。
9
2. 分辨率
分辨率
U LSB 1 Um 2n 1
即说明n越大，DAC的分辨能力越高(分辨率越小)。例如,
当n=10时，DAC分辨率= n=11时，DAC分211辨11率 0.5 000
1 210
1
1
0
00
;当 。
第八章 数/模与模／数转换
10
3. 精度 (1) 非线性误差：它是由电子开关导通的电压降和
1. 双积分ADC
双积分ADC又称双斜率ADC，是间接法的一种，它 先将模拟电压uI转换成与之大小对应的时间T，再在时间 间隔T内用计数器对固定频率计数，计数器所计的数字量 就正比于输入模拟电压。
双积分ADC电路如图 8-12 所示， 它由下列几个主要部 分组成。Leabharlann 第八章 数/模与模／数转换
《数字电子技术》康华光 习题&解答 第八章 半导体存储器和可编程逻辑器件
第八章半导体存储器和可编程逻辑器件一、填空题1、一个10位地址码、8位输出的ROM，其存储容量为或。
2、将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。
该ROM有根地址线，有根数据读出线。
二、综合题1、试写出图6-1所示阵列图的逻辑函数表达式和真值表，并说明其功能。
01F2F3图6-1 例6-1逻辑图2、试用256×4位的RAM扩展成1024×8位存储器。
3、下列RAM各有多少条地址线？⑴512×2位⑵1K×8位⑶2K×1位⑷16K×1位⑸256×4位⑹64K×1位4、写出由ROM所实现的逻辑函数的表达式。
(8分)Y1Y25、四片16×4RAM 和逻辑门构成的电路如图6-7所示。
试回答：AB AB 4AB AB 0地址线数据线图6-7 多片RAM 级联逻辑图⑴单片RAM 的存储容量，扩展后的RAM 总容量是多少？⑵图6-7所示电路的扩展属位扩展，字扩展，还是位、字都有的扩展？ ⑶当地址码为00010110时，RAM0~RAM3，哪几片被选中？6.用ROM 设计一个组合逻辑电路，用来产生下列一组逻辑函数。
画出存储矩阵的点阵图。
D C B A D C B A D C B A D C B A Y ⋅⋅⋅+⋅⋅⋅+⋅⋅⋅+⋅⋅⋅=1 D C B A D C B A D C B A D C B A Y ⋅⋅⋅+⋅⋅⋅+⋅⋅⋅+⋅⋅⋅=2 D C B D B A Y ⋅⋅+⋅⋅=3D B D B Y ⋅+⋅=47、画出实现下面双输出逻辑函数的PLD 表示。
D C AB CD B A D C B A D C B A D C B A f ABCC B A C B A C B A f ),,,( ),,(21+++=++=三、简答题1、可编程逻辑器件是如何进行分类的？2、GAL16V8的OLMC 中4个数据选择器各有多少功能？3、ROM 和RAM 有什么相同和不同之处？ROM 写入信息有几种方式？4、为什么用ROM 可以实现逻辑函数式？第八章 习题答案一、填空题1、2138K 2、11 16 二、综合题1、解：根据与阵列的输出为AB 的最小项和阵列图中有实心点·为1，无·为0，可以写出AB W F ==30B A AB B A B A W W W F +=++=++=3211B A B A B A F ⊕=+=2AB B A B A B A B A W W W F =+=++=++=2103从上述逻辑表达式可以看出，图6-1所示阵列图实现了输入变量A 、B 的四种逻辑运算：与、或、异或和与非。
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-可编程逻辑器件(圣才出品)
电流不超过10 A ，而且内部的输入电路还具有滤除噪声和静电防护功能。为了降低功耗以接电源或接地。 （2）GAL 的输出除具备一般三态输出缓冲器的特点（能驱动较大负载、起隔离作用以
图 8-2 FPGA 内静态存储器的存储单元 但 FPGA 本身也存在着一些明显的缺点： ①它的信号传输延迟时间不是确定的； ②由于 FPGA 中的编程数据存储器是一个静态随机存储器结构，所以断电后数据便随 之丢失。因此，每次开始工作时都要重新装载编程数据，并需要配备保存编程数据的 EPROM。 这些都给使用带来一些不便； ③FPGA 的编程数据一般是存放在 EPROM 中的，而且要读出并送到 FPGA 的 SRAM 中，因而不便于保密。
在尚未编程之前，与逻辑阵列的所有交叉点上均有熔丝接通。编程时将有用的熔丝保留， 将无用的熔丝熔断，即得到所需的电路。
2．PAL 的输出电路结构和反馈形式 根据 PAL 器件输出电路结构和反馈方式的不同，可将它大致分成专用输出结构、可编 程输入/输出结构、寄存器输出结构、异或输出结构、运算选通反馈结构等几种类型。
的电流变化率，也就减小了噪声电压。
三、可擦除的可编程逻辑器件（EPLD） EPLD 采用 CMOS 和 UVEPROM 工艺制作，集成度比 PAL 和 GAL 器件高得多，其产 品多半属于高密度 PLD。与 PAL 和 GAL 相比，EPLD 具有以下特点： ①采用 CMOS 工艺，EPLD 具有 CMOS 器件低功耗、高噪声容限等优点。 ②采用 UVEPROM 工艺，以叠栅注入 MOS 管作为编程单元，不仅可靠性高、可改写， 且集成度高、造价便宜。 ③输出部分采用可编程的输出逻辑宏单元。EPLD 的 OLMC 不仅吸收了 GAL 器件输出 电路结构可编程的优点，且增加了对 OLMC 中触发器的预置数和异步置零功能，有更大的 使用灵活性。
王海光数字电子技术基础 第8章 脉冲产生和整形电路
哪些？ 555定时器的电路结构和功能？ 如何用555定时器构造施密特触发器、单稳态触发器和
多谐振荡器电路？
第8章 脉冲产生和整形电路
• 概述 脉冲信号是指作用时间很短的突变电压信号或电
流信号的统称，从广义上说，凡是非直流而不具有连 续正弦波的信号，均可称为脉冲信号。如矩形脉冲、 三角脉冲、锯齿脉冲等。
vI1
vo1
vo
vI1
vo1
vo
迅速转换为G1截止、G2导通，输出 vO VOL ，电路回到第一稳态。
此时的 vI 值称为施密特触发器的负向阈值电压VT 。显然，vI 继续下
降，电路的状态不会改变，处于第一稳态。
同 理 ， 因 第 二 稳 态 输 出 vO V ， O H 则
vI1
VTH
R 压
VTH
1 2 VDD
, VOL 0 ， VOH VDD
。
2
vI
R1
1 vo1 1
vI G1
G2
vI
vo
vI
vo
vo vo
（a（）a）电电路路
（b）逻辑符号
图6.2.1 用图8C.1M.1 O用S集反成相门电器路构构成成的的施施密特密触特发触器 发器
8.1.2 常见的施密特触发器
别出来。
1 VI
VO
VI
VT+ VT-
0
t
VO
利用施密特触发电路的电压滞回传输特性，可以构成
R1
R2 R2
VT
R1
R1 R2
VOH
，所以反向阈值电压为：VT
阎石《数字电子技术基础》(第6版)章节题库-第8章 数-模和模-数转换【圣才出品】
10．一个 8 位 T 形电阻网络数模转换器，已知 Rf＝3R，UR＝－10V，当输入数字量
d7～d0＝10100000 时，输出电压为（ ）V。
A．7.25
B．7.50
C．6.25
D．6.75
【答案】C
【解析】V0
VREF 2n
(
d7
27
+d6 26 + +d121+d0 20
)
1208（27 +25）
1 / 41
圣才电子书 十万种考研考证电子书、题库视频学习平台
号的分辨能力。n 位二进制数字输出的 A/D 转换器应能区分输入模拟电压的 2n 个丌同等级 大小，能区分输入电压的最小差异为满量程输入的 1/2n。
3．丌适合对高频信号进行 A/D 转换的是（ ）。 A．并联比较型 B．逐次逼近型 C．双积分型 D．丌能确定 【答案】C 【解析】双积分型 A/D 转换器的原理是运用 RC 对时间进行积分，当有高频信号时， 会影响 RC 积分器固定频率的时钟脉冲计数，影响结果。
6.25
11．（多选）比较并行式 A/D、逐次逼近式 A/D 和双积分式 A/D，这三种 A/D 转换器 的性能，下列说法正确的是（ ）。
5 / 41
圣才电子书 十万种考研考证电子书、题库视频学习平台
A．双积分式 A/D 的速度最慢，精度最低 B．并行式 A/D 的速度最快，精度最低 C．逐次逼近式 A/D 的速度居中，精度也居中 D．双积分式 A/D 的速度最慢，精度最高 【答案】BCD 【解析】速度：双积分式 A/D＜A/D 逐次逼近式 A/D＜并行式 A/D；精度：并行式 A/D ＜逐次逼近式 A/D＜双积分式 A/D。
PLD可编程逻辑器件-数字电子技术第8章存储器与可编程逻辑器件习题及答案 精品
第8章存储器与可编程逻辑器件8.1存储器概述自测练习1．存储器中可以保存的最小数据单位是（）。
（a）位（b）字节（c）字2．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？（a）2K×8位（）（）（）（）（b）256×2位（）（）（）（）（c）1M×4位（）（）（）（）3．ROM是（）存储器。
（a）非易失性（b）易失性（c）读/写（d）以字节组织的4．数据通过（）存储在存储器中。
（a）读操作（b）启动操作（c）写操作（d）寻址操作5．RAM给定地址中存储的数据在（）情况下会丢失。
（a）电源关闭（b）数据从该地址读出（c）在该地址写入数据（d）答案（a）和（c）6．具有256个地址的存储器有（）地址线。
（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（）。
（a）２５６×１位（b）２５６×８位（c）１Ｋ×４位（d）２Ｋ×１位答案：1． a2．（a）2048×8；2048；2048；8（b）512；256；256；2（c）1024×1024×4；1024×1024；1024×1024；43．a4．c5．d6．c7．b8.2随机存取存储器（RAM）自测练习1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。
3.半导体存储器按读、写功能可分成（）和（）两大类。
4.RAM电路通常由（）、（）和（）三部分组成。
5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。
答案：1．栅极电容，触发器2．刷新3．只读存储器，读/写存储器4．地址译码，存储矩阵，读/写控制电路5．11，8，2K×8位8.3 只读存储器（ROM）自测练习1．ROM可分为（）、（）、（）和（）几种类型。
数字电子技术课件 第8章_数模和模数转换器
2.转换速度
（1）建立时间tset 在输入数字量各位由全0变为全
1，或由全1变为全0，输出电压达到 某一规定值（例如最小值取LSB或 满度值的0.01%）所需要的时间
（2）转换速率SR
D/A转换器建立时间
在大信号工作时，即输入数字量的各位由全0变为全1，或由 全1变为0时，输出电压的变化率。这个参数与运算放大器的 压摆率类似。
IOUT2 +
VREF
D0
D1
D2
D3 D4
AD7520
D5 Ⅱ
D6
D7
D8
D9
RF
IOUT1 –
IOUT2 +
uO1 uO2
Q0 Q9
CP
Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8
10 位可逆计数器 加/减
计数脉冲
加减控制 电路
v0
VREF 2n
•
Rf R
n1
[ (Di
i0
• 2i )]
v01
VREF 210
•
9 i0
Di
•
2i
9
2
Di
•
2i
v02
VREF
i0
210
8.3 A/D转换器
8.3.1 A/D转换的一般过程 8.3.2 并行比较型A/D转换器 8.3.3 逐次逼近型A/D转换器 8.3.4 双积分型A/D转换器 8.3.5 A/D转换器的主要参数
8.3 A/D转换器
根据虚断有: v / R I
I
OUT 1
V
O
REF
vI
/
R u
vO (D0 20
D1 21
...D9 29 )
数字电子技术刘金华第8章DA与AD转换电路
S2
I
I
I
16
8
4
VREF
S3
I 2
图8-8 权电流型D/A转换器的原理电路
分析该电路可得出:
vO iRf
Rf
(
I 2
D3
I 4
D2
I 8
D1
I 16
D0
)
I 24
Rf
(D3
23
D2
22
D1
21
D0
20)
I 24
Rf
3
Di
i0
2i
采用了恒流源电路之后，各支路权电流的大小均不受开关 导通电阻和压降的影响，这就降低了对开关电路的要求，提高 了转换精度。
(2)采用具有电流负反馈的BJT恒流源电路的权电流 D/A转换器
为了消除因各BJT发射极电压VBE的不一致性对D/A转换器
精度的影响，图中T3～T0均采用了多发射极晶体管，其发射极
个数是8、4、2、1，即T3～T0发射极面积之比为8:4:2:1。
流入每个2R电阻的电流从高位到低位依次减少1/2，各支
图8-4所示是D/A转换器的输入、输出关系框图，D0～Dn-1是输
入的n位二进制数，vo是与输入二进制数成比例的输出电压。
vo/V
D0 D1
.. .
Dn-1 输入
D/A转换器 vo
输出
7 6 5
4 3 2 1 0 000 001 010 011 100 101 110 111D
图8-4 D/A转换器的输入、输出关系框图 图8-5 3位D/A转换器的转换特性
VREF+和VREF—接基准电流发生电路中运算放大器的反相输入端和
同相输入端。COMP供外接补偿电容之用。VCC和VEE为正负电源 输入端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图8-13 RC环形振荡器理想工作波形
三、石英晶体多谐振荡器
在许多应用场合都对多谐振荡器的振荡频率稳定性 有严格的要求。例如多谐振荡器作为数字钟的脉冲 源使用时，要求频率十分稳定。 上述多谐振荡器中，振荡频率主要取决于门电路的 输入电压上升到转换电平（阈值电压）所需要的时 间，所以频率的稳定性不可能很高。第一，转换电 平本身就不够稳定，容易受电源和温度变化的影响； 第二，电路的工作方式容易受干扰，造成电路状态 转换的提前或滞后；第三，在电路状态临近转换时， 电容的充、放电已经比较缓慢，转换电平的微小变 化或轻微的干扰都会严重影响振荡周期。因此在对 频率要求很高时，必须采取稳频措施。
3
TL R OUT
图8-1集成5G555定时器原理图
555定时 器基本 结构
8 V-C TH 5 6 R1 5k Ω VR1 + C1 R
4 R
基本RS触发器
Q 3
1
VC1(VR) 7
V0
电阻分压器
TL
R2 5k Ω 2 + VR2 C2 R3 5k Ω 1 S VC1(VS ) 2 R Q T
D
将5G555定时器的高触发端TH和低触发端TL连接起 来就构成了施密特触发器。如图8-7所示。
VCC
vI
2VC C3 VCC 3
vO
VT+ VT0 vO t
8
4
vI
TH
6 5G555 3
2
TL
1
5 0.01μF
t
图8-7施密特触发器
0
图8-8施 密 特触 发器 工作波 形
二、门电路构成的矩形波发生器及整形电路
1、多谐振荡器 (1)最简单的环形振荡器
vO(vI1) 0 tpd
vI1
G1
vI2
vO1 G2
vI3
vO2 G3
vO1 (vI2) vO 0 vO2(vI3) 0 (b)图工作波形图
(a)电路原理图
图8-11 简单的环形振荡器
结论
根据上述原理，将任何大于、等于3的奇数个反相器 首尾相连地串接在一起均可构成环形振荡器，而且 振荡频率为 T=2ntpd 其中n为串联门的个数。 这种振荡器的突出优点是电路极为简单。但是由于 门电路的传输延迟时间极短，TTL电路只有几十纳 秒，CMOS电路也不过一、二百纳秒，所以难于获 得稍低一些的频率，而且频率不易调节。为了克服 这些缺点，引入了一些改进电路。
单稳态触发器特点：
而另一个为暂稳态。未加触发信号前的状态为稳态，加
单稳态触发器虽然有两个工作状态，但其中一个为稳态，
触发信号后的状态为暂稳态。
单稳态触发器在外加触发脉冲的作用下，可以从稳态翻
转到暂稳态。暂稳态维持一段时间后，自动返回到稳态， 无需外加触发脉冲。
暂稳态持续的时间就是单稳态触发器的脉冲宽度的大小。
（2）单稳态触发器
单稳态触发器是一种用于整形、延时、定时的脉冲 电路。 整形：把不规则的波形转换成宽度、幅度都相等 的矩形脉冲。 延时：将输入信号延迟一定时间之后输出。 定时：产生一定宽度的方波。 单稳态触发器特点 单稳态触发器电路的功能：每触发一次，电路输出 一个宽度一定、幅度一定的矩形பைடு நூலகம்。
器没有稳态，不需外加触发信号，当接通电源
后，便可以自动地周而复始地产生矩形波输出。
VCC R1 3 D TH TL R2 d vC C
5 0.01μF
8
4
5G555 7
6 2 1
接通VCC 后，VCC 经R1 和R2 对C充电。当 uc上升到2VCC/3时，uo=0，V导通，C通 过 R2 和 T 放 电 ， uc 下 降 。 当 uc 下 降 到 VCC/3时，uo 又由0变为1，V截止，UCC 又经R1 和R2 对C充电。如此重复上述过 程，在输出端uo 产生了连续的矩形脉冲。 VCC 2VCC 3 VCC 0
vO I1） V （v OH
0 vO1 I2） （v VOL t
式中的R、C是外接，
R1是TTL与非门中的
R1。当R1>>R时， 振 荡周期为：
t
T≈2.2RC 上式可用于近似估计
0
vO2
振荡周期.使用时应注
0v t VT+(VOH-VOL)
I3
意它的假定条件是否 满足,否则,计算结果会
VT
0
有较大的误差。 t VT-(VOH-VOL)
1 1.43 f T ( R1 2 R2 )C
输出脉冲幅度为：Vm≈VCC
图8-4是用5G555定时器构 成的占空比(脉冲宽度与 周期之比 )可调的多谐振 荡 器 。 该 电 路 比 图 8-2 多 两个二极管D1、D2和一个 电位器Rw。
0.01μF 5
VCC 8 4
R1
3 7 D D1 Rw
整 形
ui uo tp
3、施密特触发器
施密特触发器是一种具有回差特性的脉冲波 形变换电路。它有如下特点：
施密特触发器有两个稳定输出状态，属电位触发。 当输入触发信号电平达到阈值电压时（所加电位 信号不得撤去），输出电平会发生突变。突变的 原因是电路内部正反馈所致。这样施密特触发器 便可以将缓慢变化的输入信号，变换成矩形波输 出。
只取决于电路本身的参数，而与触发脉冲无关。
图8-5是5G555定时器构 成的单稳态触发器，图
VCC
中R、C是定时元件；单
稳态触发器的输入信号 vI加在低触发端TL端，3 端是单稳态触发器输出 脉 冲 端 (vO) 。 高 触 发 端
vI TL
2 5
8
4
R 3 vO
0.01μF
5G555
6
7
TH
d D
5G55 R2 D2 6 5 TH vC 1 2 TL C
图8-4占空比可调多谐振荡器
当三极管T截止时， VCC VCC 通过R1 、D1 给电容 器C充电；若三极管 T R1 8 4 导通时，电容器C通过 3 5 D R2、D2放电。因此有： Rw 7 0.01μF D1 脉 冲 宽 度 5G55 R2 D2 6 tw1≈0.7R1C 5 TH vC 1 2 脉 冲 间 隔 时 间 TL C tw2≈0.7R2C 振 荡 周 期 图8-4占空比可调多谐振荡器 T≈0.7(R1+R2)C
1
C
TH(6)和放电端D(7)连接
到C与R的连接处d。
图8-5单稳态触发器
单稳态触发器在负脉冲
触发作用下，由稳态翻 转到暂稳态。由于电容 器充电，暂稳态自动返 回稳态。这一转换过程
VCC vI 0 2VCC 3 VCC VCC
为单稳态触发器的一个
工作周期。其工作波形
vO
0 Tw
图如图8-6所示。
图8-6单稳态触发器工作波形
1、电路组成 图8-1为双极型5G555定时器的原理电路和引脚排列图。
8 4 R VR1 + C1 R VC1(VR) 7 C2 S VC1(VS ) 2 R Q T D Q 3
+VCC 8 1 GND
D TH 7 6V-C 5 5G555 2 3 4
V-C TH
5 6
R1 5k Ω 1
TL
R2 5k Ω 2 + VR2 R3 5k Ω 1
VCC vI
0
2VCC 3 VCC vO 0 Tw
VCC
求输入触发脉冲宽度要小于
Tw ，而输入vI 的周期要大于 Tw ，使vI 的每一个负触发脉 冲都起作用。
图8-6单稳态触发器工作波形
单稳态触发器的应用
延迟与定时
ui 单稳态触发器 ui uA u'o & uo (a) 电路示意图 (b) 波形图 u 'o uo u A tp
图8-2多谐振荡器
用555定时器很容易构成多
VCC
u0
3
tw1 T tw2
谐振荡器。如图8-2所示。
图中的R1、R2和C是外接电 阻和电容，是定时元件。
图8-3多谐振荡器工作波形图
振荡周期T和振荡频率f的近似计算 公式如下： tw1≈(R1+R2)Cln2≈0.7(R1+R2)C tw2≈R2Cln2≈0.7R2C T= tw1+tw2≈0.7(R1+2R2)C
石英晶体多谐振荡器：有较好的频率稳定度（振荡电路的工作频率 仅决定于石英晶体的谐振频率，与电路的R、C值无关。
VCC VCC 8 5 0.01μF 5G555 6 vI 2 1 7 4 R 3 vO vI 0 2VCC VCC
TH
d
3 VCC
TL
D
C
vO
0 Tw
图8-5单稳态触发器
图8-6单稳态触发器工作波形
如果忽略三极管的饱和压
降，则电容C从零电平上升
到2VCC/3的时间为暂稳态时 间，即输出脉冲宽度Tw为： Tw=RCln3=1.1RC 这种单稳态触发器电路要
比较器
三极 管开 关 T 导通 导通 不变 截止
TH × ＞2VCC/3 ＜2VCC/3 ＜2VCC/3
TL × × ＞VCC/3 ＜VCC/3
R 0 1 1 1
VO 0 0 不变 1
2、应用 (1) 多谐振荡器
多谐振荡器是一种产生矩形脉冲波的自激
振荡器。由于矩形波含有丰富的高次谐波，所
以矩形波振荡器又称为多谐振荡器。多谐振荡
第8章 脉冲波形的产生与整形
本章主要介绍用多谐振荡器直接产生矩形波和利
用整形电路获得矩形波的方法。
一、集成555电路
集成555定时器的用途很广，有双极型（型号最后三
位为555）和CMOS型（型号最后四位为7555）两类电路。