北京航空航天大学：数字电子技术基础 教学课件第三章 组合数字电路
合集下载
《数字电子技术基础》教学课件第3章 组合逻辑电路
&
A
&
&Y
B
&
解 ：1 ) 、根据逻辑图写输出逻辑表达式并化简
Y = AB •A • AB• B = AB • A + AB • B
= AA + B+ BA + B = AB + AB
2）、根据逻辑表达式列真值表
AB
Y
3）、由真值表分析逻辑功能
00
0
01
1
当AB相同时，输出为0
10
1
当AB相异时，输出为1 异或功能。 1 1
常用3线—8线译码器有74LS138
74LS138
逻辑符号（输出0有效）：
S1 S2 S3
A2 A1 A0
它能将三位二进制数的每个代码分别译成低电平。 当控制端S1S2S3=100 时，译码器处工作状态， 译码器禁止时，所有输出端都输出无效电平（高电平）。
3、综合 1）同理,四位二进制译码器为4线—16线译码器
Y1 = A1 A0 = m1
Y2 = A1 A0 = m2
Y3 = A1 A0 = m3
5）常用集成2线—4线译码器
74LS139： 双2线—4线译码器
Y13Y12Y11Y10 Y23Y22Y21Y20 74LS139
S1 A11 A10 S2 A21 A20
2、三位二进制译码器
三位二进制译码器即3线—8线译码器， Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
（3）化简。
得最简与—或表达式： L = AB + BC + AC （4）画出逻辑图。
如果，要求用与非门实现该逻辑电路， 就应将表达式转换成与非—与非表达式：
最新数字电子技术基础电子教案——第3章组合逻辑电路.docx
第 3 章组合逻辑电路数字系统中常用的各种数字器件，就其结构和工作原理而言可分为两大类，即组合逻辑电路和时序逻辑电路。
3.1组合逻辑电路的分析方法和设计方法3.1.1组合逻辑电路的基本概念1.组合逻辑电路的定义组合逻辑电路是指在任一时刻，电路的输出状态仅取决于该时刻各输入状态的组合，而与电路的原状态无关的逻辑电路。
其特点是输出状态与输入状态呈即时性，电路无记忆功能。
2.组合逻辑电路的描述方法组合逻辑电路模型如图 3.1 所示。
图 3.1组合逻辑电路的一般框图3.1.2组合逻辑电路的分析方法组合逻辑电路的分析一般是根据已知逻辑电路图求出其逻辑功能的过程，实际上就是根据逻辑图写出其逻辑表达式、真值表，并归纳出其逻辑功能。
1.组合逻辑电路的分析步骤（ 1）写出逻辑函数表达式（ 2）化简逻辑函数式（ 3）列真值表（ 4）说明功能3.1.3组合逻辑电路的设计方法组合逻辑电路设计主要是将客户的具体设计要求用逻辑函数加以描述，再用具体的电路加以实现的过程。
组合逻辑电路的设计可分为小规模集成电路、中规模集成电路、定制或半定制集成电路的设计，这里主要讲解用小规模集成电路（即用逻辑门电路）来实现组合逻辑电路的功能。
1.组合逻辑电路设计步骤（1）列真值表。
根据电路功能的文字描述，将其输入与输出的逻辑关系用真值表的形式列出。
（2）写表达式，并化简。
通过逻辑化简，根据真值表写出最简的逻辑函数表达式。
（3）选择合适的门器件，把最简的表达式转换为相应的表达式。
（4）根据表达式画出该电路的逻辑电路图。
3.2编码器3.2.1编码器的原理和分类把若干位二进制数码0 和 1，按一定的规律进行编排，组成不同的代码，并且赋予每组代码以特定的含义，叫做编码。
实现编码操作的电路称为编码器。
1.二进制编码器实现用 n 位二进制数码对 N（ N=2n）个输入信号进行编码的电路叫做二进制编码电路。
其特点是，任一时刻只能对一个输入信号进行编码，即只允许一个输入信号为有效电平，而其余信号均为无效电平。
数字电子技术基础 第三章(1)11-优质课件
图3.1.2 正逻辑与负逻辑
一些概念
1、片上系统（SoC） 2、双极型TTL电路 3、CMOS
1961年美国TI公司,第一片数字集成电路 （Integrated Circuits, IC）。
VLSI(Very Large Scale Integration)
3.2 半导体二极管门电路
3.2.1 半导体二极管 的开关特性
图3.2.1 二极管开关电路
可近似用PN结方程和下图所 示的伏安特性曲线来描述。
i Is ev/VT 1
其中：i为流过二极管的电流。 v为加到二极管两端的电压。
nkT VT q
图3.2.2 二极管的伏安特性
图3.2.3 二极管伏安特性的几种近似方法
三、电源的动态尖峰电流
图3.5.23 TTL反相器电源电流的计算 （a）vO＝VOL 的情况 （b） vO＝VOH的情况
图3.5.24 TTL反相器的电源动态尖峰电流
图3.5.25 TTL反相器电源尖峰电流的计算
图3.5.26 电源尖峰电流的近似波形
例3.5.4 计算f=5MHz下电源电流的平均值
图3.3.xx CMOS三态门电路结构之二 （a）用或非门控制 （b）用与非门控制
图3.3.xx CMOS三态门电路结构之三 可连接成总线结构。还能实现数据的双向传输。
3.3.6 CMOS电路的正确使用
一、输入电路的静电防护
1、在存储和运输CMOS器件时最好采用金属屏蔽层 作包装材料，避免产生静电。
tPHL：输出由高电平跳变为低电 平的传输延迟时间。
tPLH：输出由低电平跳变为高电 平的传输延迟时间。
tPD: 经常用平均传输延迟时间tPD
来表示tPHL和tPLH（通常相等）
数字电子技术基础3
3.4 常用的组合逻辑电路
主要内容：
编码器 译码器 多位加法器 数值比较器 数据选择器
通用性强、兼 容性好、功耗 小、工作稳定
可靠
组合逻辑电路
编码
用文字、符号或者数码表 示特定信息的过程称为编码。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
二进制编码器
编码器 二-十进制编码器
优先编码器
组合逻辑电路的逻辑功能特点：
没有存储和记忆作用。
组合电路的组成特点：
由门电路构成，不含记忆单元，只存在从输入到输 出的通路，没有反馈回路。
组合电路可以有一个或多个输入端,也可以有 一个或多个输出端
组合逻辑电路
组合逻辑电路的一般框图
Z1 f1( X1 , X2 ,Xn )
Z1 f1 ( X1 , X2 ,Xn )
00000100101
00000010110
00000001111
组合逻辑电路
54LS148优先编码器
被编码对象 选
通
ST IN 0 IN1 IN 2 IN 3 IN 4 IN 5 IN 6 IN 7
Y2
Y1
Y 0
Y EX YS
控 1 111 11
制 0 1 1 1 1 1 1 1 1 1 1 代1 码输1 出0 端
输
入
输出
I1 1 0 1 1
I2 1
0
对公I11N式3 个2I11n信4 号I115N进来行I116确编定I11码7 需时Y00要2，使应Y00用1按Y100
0 的1二进1制代1 码1的位1数n0. 1 0
101111011
原 码 输
0 1 1 0 1 1 1 1 0 0出
主要内容：
编码器 译码器 多位加法器 数值比较器 数据选择器
通用性强、兼 容性好、功耗 小、工作稳定
可靠
组合逻辑电路
编码
用文字、符号或者数码表 示特定信息的过程称为编码。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
二进制编码器
编码器 二-十进制编码器
优先编码器
组合逻辑电路的逻辑功能特点：
没有存储和记忆作用。
组合电路的组成特点：
由门电路构成，不含记忆单元，只存在从输入到输 出的通路，没有反馈回路。
组合电路可以有一个或多个输入端,也可以有 一个或多个输出端
组合逻辑电路
组合逻辑电路的一般框图
Z1 f1( X1 , X2 ,Xn )
Z1 f1 ( X1 , X2 ,Xn )
00000100101
00000010110
00000001111
组合逻辑电路
54LS148优先编码器
被编码对象 选
通
ST IN 0 IN1 IN 2 IN 3 IN 4 IN 5 IN 6 IN 7
Y2
Y1
Y 0
Y EX YS
控 1 111 11
制 0 1 1 1 1 1 1 1 1 1 1 代1 码输1 出0 端
输
入
输出
I1 1 0 1 1
I2 1
0
对公I11N式3 个2I11n信4 号I115N进来行I116确编定I11码7 需时Y00要2，使应Y00用1按Y100
0 的1二进1制代1 码1的位1数n0. 1 0
101111011
原 码 输
0 1 1 0 1 1 1 1 0 0出
数字电子技术基础-第三章--组合逻辑电路
三、静态冒险现象的消除方法
（一）加冗余项 （二）变换逻辑式，消去互补变量 （三）增加选通信号 （四）增加输出滤波电容 （五）引入封锁脉冲
四、动态冒险的定义
动态1冒险
动态0冒险
第四节 常用中规模集成组合逻辑模 块之一 编码器
一、普通编码器
（一）二进制普通编码器 例3-6 试设计一个4线-2线编码器电路，可将
（2）真值表见表所示，因为有4个输入变量， 所以真值表中共有16行，每行对应了一种变量取 值组合，根据题目中的叙述，其中12种变量取值 组合不会出现，所以视为无关项。
（二）二－十进制编码器——键控8421BCD码编码器
二、优先编码器
（一）优先编码器的定义与功能
例3-7 设计一个4线-2线优先编码器，任一时 刻必须有一个输入有效，但允许多个输入同时 有效。
解：（1）约定：输入为高电平有效，信息 有效用1表示，无效用0表示。4个信息分别 用I0、I1、I2、I3表示，2位代码用A1、A0表 示，且对应的关系为： I0的编码为00（左边 为A1、右边为A0）， I1的编码为01（左边为 A1、右边为A0）， I2的编码为10（左边为A1 、右边为A0），I3的编码为11（左边为A1 、 右边为A0 ）。 I0 、 I1 、 I2 、 I3的优先级依 次升高。
第三节 组合逻辑电路中的竞争冒险
前面在分析和设计组合逻辑电路时，考虑的是输 入信号、输出信号已经处于稳定的逻辑电平的情 况，没有考虑输入变化瞬间的情况。为了保证系 统工作的可靠性，有必要再讨论当输入信号逻辑 电平发生变化的瞬间电路的工作情况。
由于门电路存在延迟时间，在输入变化的瞬间， 在电路的输出端口可能会出现与我们的预期不一 样的尖峰脉冲，我们称这种情况为电路出现了冒 险。
数字电子技术基础第三章逻辑门电路
ts 的大小是影响三极管速度的最主要因素，要提高三极 管的开关速度就要设法缩短ton与toff ，特别是要缩短ts 。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
《数字电子技术基础》第3章.组合逻辑电路PPT课件
3.4 典型组合逻辑电路及其应用
3.4.3 数据选择器
示意图数据选择器 （multiplexer，MUX）又 称多路选择器或多路开关， 是应用比较广泛的中规模 组合逻辑电路，尤其是电 子设计自动化技术发展成 熟的今天。
图3.4.19 数据选择器
3.4 典型组合逻辑电路及其应用
1.典型数据选择器
1）双4选1数据选择器74153
3.2.2 冒险现象的判断
1.代数法
2.卡诺图法
3.2 组合逻辑电路中的竞争冒险与消除方法
3.2.3 冒险现象的消除方法
1.增加冗余项
2.输出接滤波电容
3.增加选通信号
3.3 VHDL的顺序行为
3.3.1 进程语句
进程本身是并行行为，且存在于结构体中。进程内 部的语句要进入进程之后才能顺序执行。进入进程是靠敏 感信号发生变化的时候，称此时为“激活”进程。若敏感 信号同时激活多个进程，进程是按并行行为执行的。进程 语句的一般形式如下：
（1）第2号不能与第7号同时配用。 （2）第3号和第6号必须同时配用。 （3）同时用第4、9号时，必须配用11号。
请设计一个逻辑电路，在违反上述任何一个规定时，发出 报警指示信号。
解：（1）设置11种化学试剂为输入信号，2对应A，7对应B， 3对应C，6对应D，4对应E，9对应F和11对应G。设置F1、F2和F3 分别为违反3种规定的输出。
<进程标号> ：PROCESS<敏感信号表> <进程说明区> BEGIN <语句部分> WAIT ON<敏感信号表> ； UNTIL<条件表达式> ； WAIT FOR<时间表达式> ； END PROCESS;
数字电子技术基础组合逻辑电路ppt课件
通常数据分配器有一根输入线，n根地址控制线，2n根数据输出线，因此根据输出线的个数也称为2n路数据分配器
用74LS138译码器实现的数据分配器
译码器的三个输入端A2 、A1 、A0作为选择通道用的地址信号输入，八个输出端作为数据输出通道，三个控制端接法如下：
74HC4511引脚图
74HC4511是常用的CMOS七段显示译码器， A3、A2、 A1、A0为输入端，输入8421BCD码，a～g为七段输出，输出高电平有效，可用来驱动共阴极LED数码管。
为测试输入端，低电平有效，当
时a～g输出全为1，用于检查译码器和LED
数码管是否能正常工作。
数据时，可强制将不需要显示的位消去。如四位数码管，某时刻只需显示最低的两位数据，则可以让最高两位数据的
例2
用74LS138实现逻辑函数
。
解：
将函数表达式写成最小项之和
将输入变量A、B、C分别接入输入端，注意高位和低位的接法，使能端接有效电平，由于74LS138输出为反码输出，需要再将F变换一下：
逻辑电路图
注意：使用中规模集成译码器实现逻辑函数时，译码器的输入端个数要和逻辑函数变量的个数相同，并且需要将逻辑函数化成最小项表达式。
3.2.2 组合逻辑电路的设计方法
根据给定的逻辑功能要求，设计出能实现这 个功能要求的逻辑电路。
实现的电路要最简，即所用器件品种最少、数量最少、连线最少。
要求：
（1）根据设计要求确定输入输出变量并逻辑赋 写出真值表。
（2）由真值表写出逻辑函数表达式并化简或转换。
（3）选用合适的器件画出逻辑图。
2．二-十进制译码器
常用的有8421BCD码集成译码器74HC42，
数字电子技术基础：第三章 逻辑门电路
逻辑符号
C
vI /vO
TG
vO /vI
C
C
υo/ υI
2. CMOS传输门电路的工作原理
vI /vO
5V到+5V
C
+5V
TP +5V vO /vI
5V TN
5V
C
设TP:|VTP|=2V， TN:VTN=2V
I的变化范围为－5V到+5V。
c=0=-5V， c =1=+5V
1）当c=0， c =1时 GSN= -5V (－5V到+5V)=(0到-10)V
在由于电路具有互补对称的性质，它的开通时间与关 闭时间是相等的。平均延迟时间：<10 ns。
动态功耗
CMOS反相器的PD与f和 2 VDD
CMOS反相器从一个稳定状态转变到另一个稳定状态时所产生的功耗
PD=PC+PT
分布电容CL充放电引起的功耗： PC CL fVD2D
CMOS管瞬时交替导通引起的功耗：PT CPD fVD2D
74标准系列 74LS系列
74AS系列
74LVC 74VAUC 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰 功耗低
74ALS
3.1 概述
门电路：实现基本逻辑/复合逻辑运算的单元电路
逻辑状态的描述—— 正逻辑：高电平→1，低电平→0 负逻辑：高电平→0，低电平→1
缺点：功耗较大/速度较慢
VDD VIH(min) I OH(total) I IH(total)
… …
I0H（total) &1
+V DD RP
&
&1
IIH（total) &
数字电子技术基础_第3章_数字电子技术基础课件
（3-22）
练习：设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿只有一个亮，否则视为故障 状态，发出报警信号，提醒有关人员修理。
S A B C 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
Y 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0
解：⑴ 逻辑抽象 ①输入、输出信号：输入信号是四个开关的状态， 输出信号是路灯的亮、灭。 ②设定变量用S表示总电源开关，用A、B、C表示安 装在三个不同地方的分开关，用Y表示路灯。 ③状态赋值：用0表示开关断开和灯灭，用1表示开 关闭合和灯亮。
（3-19）
④列真值表：由题意不难理解，一 般地说，四个开关是不会在同一时刻 动作的，反映在真值表中任何时刻都 只会有一个变量改变取值，因此按循 环码排列变量S、A、B、C的取值较好， 如右表所示。 ⑵ 进行化简 由下图所示Y的卡诺图可得
4. Y X D X D A B C D ABC D A BC D ABC D 功能说明：
出为 1，为偶数时输出为 0 — 检奇电路。 X W WC WC A B C D ABCD A BCD ABC D C
（3-8）
X W C W C AB C Y BC XD C ABC A X A B XD D W A AB 当输入四位代码中 1 的个数为奇数时输 AB B
②逻辑图：如下图所示。
Y ＝1 ＝1 &
A
B
C
S
（3-21）
练习：设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿只有一个亮，否则视为故障 状态，发出报警信号，提醒有关人员修理。
S A B C 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
Y 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0
解：⑴ 逻辑抽象 ①输入、输出信号：输入信号是四个开关的状态， 输出信号是路灯的亮、灭。 ②设定变量用S表示总电源开关，用A、B、C表示安 装在三个不同地方的分开关，用Y表示路灯。 ③状态赋值：用0表示开关断开和灯灭，用1表示开 关闭合和灯亮。
（3-19）
④列真值表：由题意不难理解，一 般地说，四个开关是不会在同一时刻 动作的，反映在真值表中任何时刻都 只会有一个变量改变取值，因此按循 环码排列变量S、A、B、C的取值较好， 如右表所示。 ⑵ 进行化简 由下图所示Y的卡诺图可得
4. Y X D X D A B C D ABC D A BC D ABC D 功能说明：
出为 1，为偶数时输出为 0 — 检奇电路。 X W WC WC A B C D ABCD A BCD ABC D C
（3-8）
X W C W C AB C Y BC XD C ABC A X A B XD D W A AB 当输入四位代码中 1 的个数为奇数时输 AB B
②逻辑图：如下图所示。
Y ＝1 ＝1 &
A
B
C
S
（3-21）
数字电子技术 第三章1模板
余三码 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0
B3 B2 B1 B0 E3 E2 E1 E0
（2）卡诺图
B0
00 01 0 1 ☓ 1 E3 01 0 0 ☓ 0 E1 11 1 1 ☓ ☓ 10 0 0 ☓ ☓ 11 0 1 ☓ ☓ 10 0 1 ☓ ☓
B3
B2
00 0 01 0
B3 B0 00 B2
00 0 01 1 11 ☓ 10 0
B1
01 1 0 ☓ 1
11 1 0 ☓ ☓ E2
10 1 0 ☓ ☓
11 ☓ 10 1
B3 B0 00 B2
00 1 01 1 11 ☓ 10 1
B1
B3 B0 00 B2
00 1 01 1 11 ☓ 10 1
B1
= B3 = B3 ⊕ B2 = B2 ⊕ B1 = B1 ⊕ B0
（1）由电路图得表达式
自然二进制码 B3 B2 B1 B0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
★ VHDL语言的主要优点 ◆ VHDL本身的生命期长。因为VHDL的硬件描述与工艺 技术无关，不会因工艺变化而使描述过时。与工艺技术 有关的参数可通过VHDL提供的属性加以描述，工艺改 变时，只需修改相应程序中的属性参数即可。 支持大规模设计的分解和已有设计的再利用。一个大规 模设计不可能一个人独立完成，它将由多人、多项目组 来共同完成。VHDL为设计的分解和设计的再利用提供 了有力的支持。 VHDL已成为IEEE承认的一个工业标准，事实上已成 为通用硬件描述语言。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
X1=+0.1001010
X2=–0.1011011
[X1]反=0.1001010 [X2]反=1.0100100
X3=–1101001 [X3]反=10010110
小数反码定义为 [X]反=
【例如】
X
2–2–n+X
当0≤X<1
当–1 < X≤0
n—二进制小 数数值的位数
[X]反=2–2–6+(–0.101101)
②二进制、 八进制、十六进制转换成十进制 二进制、八进制或十六进制转换成等值的十进 制数时，可按权相加的方法进行。 【例如】 (1011.01)2=1×23十0×22十1×21十1×20十0×2-1十1×2-2 =8+0+2+1+0+0.25=(11.25)10 (167)8=1×82十6×81+7×80=64+48+7=(119)10
2.二进制
在 二进制数中，每一位仅有0、1两个数码。计数规 律：逢二进一。任意一个二进制数可以表示为 (S)2=kn-12n-1+kn-22n-2+...+k020+k-12-1+k-22-2+...+k-m2-m = Ki 2 i
i=n–1 –m
其中，ki：只能取0或1 m、n：正整数，n为整数位数，m为小数位数 2：二进制的基数 2i: 称为第i位的权 【例如】 (101.101)2=1×22十0×21十1×20十1×2-1十0×2-2十1×2-3
一、数制
1.十进制 在 十进制数中，每一位有0—9十个数码。计数规 律：逢十进一。 任意一个十进制数(S)10可以表示为
(S)10=kn-110n-1+kn-210n-2+...+k0100+k-110-1+...+k-m10-m
= Ki10i
i=n–1 –m
其中，ki：0~9十个数码中的任意一个 m、n：正整数，n为整数位数，m为小数位数 10：十进制的基数 10i: 称为第i位的权 【例如】 (2001.9)10＝2×103十0×102十0×101十1×100十9×10-1
在数字系统中，表示机器数的方法很多，常用的有 原码、反码和补码。
原码 当X>0时，[X]原与X的区别仅在于符号位用0表示； 当X<0时，[X]原与X的区别仅在于符号位用1表示； X1=+0.1001010
X2=–0.1011011
X3=–1101001
[X3]原=11101001
[X1]原=0.1001010 [X2]原=1.1011011
小数原码定义为 [X]原=
X 1–X 当0≤X<1 当–1 < X≤0 零的原码形式
整数原码定义为 [X]原= X 2 n– X 当0≤X<2n 当–2n < X≤0
[+0]原=0.0000000
[–0]原=1.0000000
反码
符号位与原码的符号位相同； 正数：反码的数值部分与原码按位相同；
负数：反码的数值部分是原码的按位求反。
(2A.7F)16=2×161十10×160十7×16-1十15×16-2
=(42.4960937)10
③八进制、十六进制与二进制数的转换 一位八进制数表示的数值恰好相当于三位二进制 数表示的数值。 一位十六进制数表示的数值恰好相当于四位二进 制数表示的数值。 因此彼此之间的转换极为方便：只要从小数点开 始，分别向左右展开。
【例如】(67．731)8＝(110 111．111 011 001)2
(3AB4)16＝(0011 1010 1011 0100)2
二、编码
1. 带符号的二进制数的编码
X1=+0.1101011 （真值）
X2=–0.1011011（真值） 二进制数
X1=0.1101011（机器数）
符号位 X2=1.1011011（机器数） 二进制数的编码
3.八进制
在 八进制数中，每一位有0~7八个数码。计数规律： 逢八进一。 任意一个八进制数可以表示为 (S)8=kn-18n-1+kn-28n-2+...+k080+k-18-1+k-28-2+...+k-m8-m个数码中的任意一个 m、n：正整数，n为整数位数，m为小数位数 8：八进制的基数 8i: 称为第i 位的权
【例如】(67.73)8=6×81十7×80十7×8-1十3×8-2
4.十六进制 在十六进制数中，每一位有0~9、A（10）、B（11）、C （12）、D（13）、E（14）、F（15）十六个数码。计 数规律：逢十六进一。任意一个十六进制数可以表示为 (S)16=kn-110n-1+kn-210n-2+...+k0100+k-110-1+k-210-2+...+k-m10-m = Ki16i
i=n–1 –m
其中，ki：0~9、A、B、C、D、E、F十六个数码中的 任意一个。m、n：正整数，n为整数位数，m为小数位 数。 16：十六进制的基数；16i: 称为第i位的权 【例如】(8AE6)16=8×163十A×162十E×161十3×160
5、不同数制之间的转换 ①十进制二进制、八进制、十六进制 十进制整数转化成二进制数时，按除2取余方法进行 十进制整数转化成八进制数时，按除8取余方法进行 十进制整数转化成十六进制数时，按除16取余方法进 十进制小数转换成二进制数时，按乘2取整的方法进行。 十进制小数转换成八进制数时，按乘8取整的方法进行。 十进制小数转换成十六进制小数时，按乘16取整的方法 进行。 【例如】 (0.8125)10=(0.1101)2 (725)10=(100001101)2 (0.8125)10=(0.64)8 (725)10=(1325)8 (0.8125)10=(0.CF)16 (725)10=(2D5)16
X=–0.101101
=10–0.000001–0.101101
=1.010010
第三章
3-1 导论
组合数字电路
3-2 组合电路的分析 3-3 组合电路的设计
3-4 常用组合集成逻辑电路
3-5 竞争与冒险
3-1导论 组合逻辑电路的定义
逻辑电路按其功能分为: 组合逻辑电路和 时序逻辑电路
电路任一时刻的输出状态只决定于该时刻各 输入状态的组合，而与电路的原状态无关。 组合电路就是由门电路组合而成，电路中没有 记忆单元，没有反馈通路。
X2=–0.1011011
[X1]反=0.1001010 [X2]反=1.0100100
X3=–1101001 [X3]反=10010110
小数反码定义为 [X]反=
【例如】
X
2–2–n+X
当0≤X<1
当–1 < X≤0
n—二进制小 数数值的位数
[X]反=2–2–6+(–0.101101)
②二进制、 八进制、十六进制转换成十进制 二进制、八进制或十六进制转换成等值的十进 制数时，可按权相加的方法进行。 【例如】 (1011.01)2=1×23十0×22十1×21十1×20十0×2-1十1×2-2 =8+0+2+1+0+0.25=(11.25)10 (167)8=1×82十6×81+7×80=64+48+7=(119)10
2.二进制
在 二进制数中，每一位仅有0、1两个数码。计数规 律：逢二进一。任意一个二进制数可以表示为 (S)2=kn-12n-1+kn-22n-2+...+k020+k-12-1+k-22-2+...+k-m2-m = Ki 2 i
i=n–1 –m
其中，ki：只能取0或1 m、n：正整数，n为整数位数，m为小数位数 2：二进制的基数 2i: 称为第i位的权 【例如】 (101.101)2=1×22十0×21十1×20十1×2-1十0×2-2十1×2-3
一、数制
1.十进制 在 十进制数中，每一位有0—9十个数码。计数规 律：逢十进一。 任意一个十进制数(S)10可以表示为
(S)10=kn-110n-1+kn-210n-2+...+k0100+k-110-1+...+k-m10-m
= Ki10i
i=n–1 –m
其中，ki：0~9十个数码中的任意一个 m、n：正整数，n为整数位数，m为小数位数 10：十进制的基数 10i: 称为第i位的权 【例如】 (2001.9)10＝2×103十0×102十0×101十1×100十9×10-1
在数字系统中，表示机器数的方法很多，常用的有 原码、反码和补码。
原码 当X>0时，[X]原与X的区别仅在于符号位用0表示； 当X<0时，[X]原与X的区别仅在于符号位用1表示； X1=+0.1001010
X2=–0.1011011
X3=–1101001
[X3]原=11101001
[X1]原=0.1001010 [X2]原=1.1011011
小数原码定义为 [X]原=
X 1–X 当0≤X<1 当–1 < X≤0 零的原码形式
整数原码定义为 [X]原= X 2 n– X 当0≤X<2n 当–2n < X≤0
[+0]原=0.0000000
[–0]原=1.0000000
反码
符号位与原码的符号位相同； 正数：反码的数值部分与原码按位相同；
负数：反码的数值部分是原码的按位求反。
(2A.7F)16=2×161十10×160十7×16-1十15×16-2
=(42.4960937)10
③八进制、十六进制与二进制数的转换 一位八进制数表示的数值恰好相当于三位二进制 数表示的数值。 一位十六进制数表示的数值恰好相当于四位二进 制数表示的数值。 因此彼此之间的转换极为方便：只要从小数点开 始，分别向左右展开。
【例如】(67．731)8＝(110 111．111 011 001)2
(3AB4)16＝(0011 1010 1011 0100)2
二、编码
1. 带符号的二进制数的编码
X1=+0.1101011 （真值）
X2=–0.1011011（真值） 二进制数
X1=0.1101011（机器数）
符号位 X2=1.1011011（机器数） 二进制数的编码
3.八进制
在 八进制数中，每一位有0~7八个数码。计数规律： 逢八进一。 任意一个八进制数可以表示为 (S)8=kn-18n-1+kn-28n-2+...+k080+k-18-1+k-28-2+...+k-m8-m个数码中的任意一个 m、n：正整数，n为整数位数，m为小数位数 8：八进制的基数 8i: 称为第i 位的权
【例如】(67.73)8=6×81十7×80十7×8-1十3×8-2
4.十六进制 在十六进制数中，每一位有0~9、A（10）、B（11）、C （12）、D（13）、E（14）、F（15）十六个数码。计 数规律：逢十六进一。任意一个十六进制数可以表示为 (S)16=kn-110n-1+kn-210n-2+...+k0100+k-110-1+k-210-2+...+k-m10-m = Ki16i
i=n–1 –m
其中，ki：0~9、A、B、C、D、E、F十六个数码中的 任意一个。m、n：正整数，n为整数位数，m为小数位 数。 16：十六进制的基数；16i: 称为第i位的权 【例如】(8AE6)16=8×163十A×162十E×161十3×160
5、不同数制之间的转换 ①十进制二进制、八进制、十六进制 十进制整数转化成二进制数时，按除2取余方法进行 十进制整数转化成八进制数时，按除8取余方法进行 十进制整数转化成十六进制数时，按除16取余方法进 十进制小数转换成二进制数时，按乘2取整的方法进行。 十进制小数转换成八进制数时，按乘8取整的方法进行。 十进制小数转换成十六进制小数时，按乘16取整的方法 进行。 【例如】 (0.8125)10=(0.1101)2 (725)10=(100001101)2 (0.8125)10=(0.64)8 (725)10=(1325)8 (0.8125)10=(0.CF)16 (725)10=(2D5)16
X=–0.101101
=10–0.000001–0.101101
=1.010010
第三章
3-1 导论
组合数字电路
3-2 组合电路的分析 3-3 组合电路的设计
3-4 常用组合集成逻辑电路
3-5 竞争与冒险
3-1导论 组合逻辑电路的定义
逻辑电路按其功能分为: 组合逻辑电路和 时序逻辑电路
电路任一时刻的输出状态只决定于该时刻各 输入状态的组合，而与电路的原状态无关。 组合电路就是由门电路组合而成，电路中没有 记忆单元，没有反馈通路。