Verilog数字抢答器

数字抢答器设计与制作
一、设计任务
设计并制作一个数字抢答器。

二、设计要求
1.抢答器同时供9名选手或9个代表队比赛，分别用9个按钮SW1 ~ SW9表示。

2.设置一个系统清除和抢答控制开关S，该开关由主持人控制。

3.抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，并在LCD数码管上显示。

选手抢答实行优先锁存，
优先抢答选手的编号一直保持到主持人将系统清除为止。

三、方案论证与总体设计
1、提出方案。

本设计是一个数字电路设计题，可提出两种方案。

方案Ι由COMS系列数字集成电路：CD4543、CD4071、
CD4069及少数外围电路组成。

方案Π由TTL系列数字集成电路：74LS248、74LS04、74LS32、74LS116及少数外围电路组成。

两种电路原理方框图一样（见图一），其工作原理为：接通电源后，主持人将开关拨到”清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于“开始”状态，抢答器开始工作。

选手在抢答时，抢答器完成：优先判断、编号锁存、编号显示。

当一轮抢答之后，如果再次抢答必须由主持人再次操作”清除”和”
开始”状态开关。

图一、电路原理方框图
2、方案比较。

两种方案的设计原理相同，只是用的集成电路不同。

TTL 双极器件、电源电压5V、速度快数ns、功
耗大mA级、负载力大，负载以mA计，不用端多半可不做处理。

CMOS 单级器件、电源电压可到15V、速度慢几百nS，功耗低省电uA级、负载力小以容性负载计，不用端必须处理。

设计便携式和电池供电的设备多用CMOS芯片，对速度要求较高的最好选用TTL中的74SXXX系列。

本电路对速度要求不大，选用CMOS型数字集成块来组成抢答器。

四、单元电路设计
1．
图中左上方所示为9路开关阵列电路，从图上可以看出其结构非常简单。

电路中，R1为下拉和限流电阻。

R2、R3、R4、R5用于分压，其中R1的阻值必须比R2～R5都小，当任一开关按下时，相应的输出为高电平，否则为低电平。

电路直接把每个开关对应的BCD8421码中为”1”的隔着二极管连到对应的线上（只有一个为高电平的可省略二极管）,其中二极管的作用是防止短路。

当某个开关按下时,与它相连的输出线将为高电平,其它输出线为低电平,输出既为这个开关的8421码（BCD码）。

2．译码、显示电路
这部分电路要求将编码电路送入8421码,译为十进制数（对应各个答题者的编号）并驱动七段数码显示管显示出答题者的编号。

CD4543是一块BCD-十进制译码/驱动器，并带有锁存端口。

其引脚排列图及功能真值表分别如图三和图四。

4
(2)电路焊接与装配；元器件老化与抽样检测；元器件预处理；基于ＰＣＢ板的元器件焊接与电路装配。

(3)实际电
路测试与改进选择测量仪表与仪器，对电路进行实际测量与调试，调整电路参数，并解决存在的问题或电路故障等。

七、心得体会
通过这次设计，我对数字电路设计中的逻辑关系、分压关系、拉电流及灌电流控制等有了一定的认识。