MOCVD沉积Ti和TiN工艺对集成电路互联电阻的影响研究与改善

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
MOCVD沉积Ti/TiN工艺对集成电 路互联电阻的影响研究与改善
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
摘要
随着大规模集成电路的发展,钨(W)以其优良化学及电学特性(其气态 的化合物在反应中容易控制且具有良好的孔洞填充能力,同时钨具有很有 抗电迁移能力及非常低的电阻率)作为层间互联金属的应用变得越来越广 泛,但是由于由化学气象淀积(CVD)而产生的钨具有很高的应力,直接 淀积在二氧化硅(SIO2)表面极易剥落而使电路中产生缺陷影响良率,故 通常在CVD淀积钨前对晶圆表面进行预处理:淀积一层比较薄的钛与氮化 钛复合结构的薄膜来缓释钨的应力并阻挡钨的扩散 ,由于这层薄膜最终是 要留在 接触窗的底部并形成低电阻的金属硅化物,故MOCVD TI/TIN 工艺 的优劣对接触窗电阻有着很大的影响。
铝制程中金属的应用
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
集成电路金属互联技术概述

金属 Ta/TaN充当铜的 阻挡层防止铜的扩散与 污染
金属铜是主要的导电 材料.电阻率低抗电迁 移能力强, 无法刻蚀,大马士革 工艺
TaNTa
铜制程中金属的应用
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
钨插栓多层结构及其具体工艺
6层钨插栓结构简图
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
钨插栓多层结构及其具体工艺
P+ ll
P+
N+ P-Well
N+
钨沉积之前示意图
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
钨插栓多层结构及其具体工艺
通过IMP TI 和 MOCVD 工艺沉积一层 低于1000A的Ti/TiN 作 为钨的阻挡层和粘合层
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
目录

集成电路金属互联技术概述

钨插栓多层结构及其具体工艺

MOCVD 概述

论文研究目的与内容
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
集成电路金属互联技术概述

集成电路金属互联技术概述

钨插栓多层结构及其具体工艺
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
论文研究目的与内容 本论文针对以上工艺中容易出现的问题展开研究,对各个可能 导致产品失效的原因分析机理,设计实验,验证真因,并最终提 出切实可行的侦测与预防措施而最终使MOCVD工艺在集成电路互 联电阻的表现上改善.
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
MOCVD 概述
四次二甲基胺基钛 (TDMAT)通过进气口流入 腔体,经喷淋头均匀的喷洒 在晶圆表面
晶圆被加热至接近摄氏 400度的高温,TDMAT接近 晶圆分解成含碳和氢的氮化 钛膜
氮化钛薄膜生长完成后, 经过氮气的等离子体处理, 除去薄膜内的碳和氢而形成 较纯的低电阻薄膜

MOCVD 概述

论文研究目的与内容
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
集成电路金属互联技术概述 在IC芯片制造中会使用到各种不同的导体。高导电性的金属被广泛地应 用在形成微电子电路的连线上,在平面互联上铜和铝都是常用的导体材料, 而在层间互联上,钨以及它的阻挡粘合层钛与氮化钛结构被广泛的应用于IC 制造上。它们被广泛地用来制造传导线以传输电力和信号。在一个IC芯片上, 微型的金属能够百万个甚至上亿个做在半导体基片上的器件。 减少连线的电阻是非常重要的,因为IC元件的速度与RC时间非常有关, 它与形成金属线的导体的电阻是成比例的。电阻越低,则RC的时间就越短, IC器件的速度也就越快。钨金属已经广泛地使用在填充接触窗和金属层间的 接触窗孔充当钨栓塞以链接不同的金属层,而在钨沉积之前,需要使用钛和 氮化钛的阻挡层/粘合层来防止钨的扩散以及脱落。钛和淡化钛最终以串联 导体的形式留在接触窗中。因此钛与淡化钛和工艺优劣严重的影响着金属的 互联电阻以致IC元件的速度。
沉积完TI/TiN 示意图
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
钨插栓多层结构及其具体工艺
沉积完钨示意图
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
钨插栓多层结构及其具体工艺
多余的钨被平坦化磨 除后,只留下接触窗里 的钨
经过化学机械研磨(CMP)
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
MOCVD 氮化钛腔体简图
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
论文研究目的与内容 IMP 钛的沉积需要很好的阶梯覆盖率,差的阶梯覆盖率会导致 接触窗电阻偏高甚至导致电路失效, MOCVD 氮化钛薄膜的沉积过程受温度,气体流量,压力等因 素的影响,这些因素控制不当会导致氮化钛薄膜异常而使产品失 效 MOCVD 氮化钛的薄膜是富含碳与氢的高电阻薄膜,等离子体 的处理不足以过分都会导致薄膜异常而使接触窗电阻偏离控制范 围导致电路失效 由于钛在高温下的强还原性,MOCVD 腔体的环境对钛和氮化 钛复合层薄膜的电阻有着很大的影响,腔体的污染会导致接触窗 电阻异常导致产品失效
MOCVD 概述
MOCVD 是为提高阶梯覆 盖率,引入的IMP 钛与 MOCVD 氮化钛的组合
MOCVD 设备简图
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
MOCVD 概述
IMP Ti通过腔体侧壁的射 频电源提高腔体内部的等离 子体密度使其达到60%甚至 更高。 高密度的钛等离子体被加 在晶圆上射频偏压吸引产生 向下垂直速度,而沉积在晶 圆表面形成高阶梯覆盖率的 钛膜 IMP 钛腔体简图
MOCVD沉积Ti/TiN工艺对集成电路互联电阻的影响研究与改善
集成电路金属互联技术概述
金属 Ti/TiN充当钨的 阻挡层与粘合层防止钨 在沉积过程中脱落与钨 对底层器件的污染
金属钨充当层间互联 电阻,容易沉积,阶梯 覆盖率高,电阻率低, 抗电迁移能力强 铝线充当主要金属连 线以及电路的PAD.电 阻率低,易刻蚀,成本 低。
相关文档
最新文档