数字电子技术基本教程阎石组合逻辑电路PPT学习教案

控制端扩展功能举例：
例： 用两片8-3线优先编 码器
A15
16-4优先编码器
其中，
的优先权最 第15页/共39页
高。。。
第一片为高优先 权。只有(1)无编码 输入时，(20
对A’15~A’8 编码。
低三位输出应是 两片的输出的“或 ”
第16页/共39页
第25页/共39页
第26页/共39页
三、显示译码器
用来驱动各种显示器件，从而将用二进制代码表示的数字、
文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显 示译码器。
1. 七段字符显示器（LED数码管、荧光数码管、
液晶数码管等）
ab cd
a
b
a
c
+VCC
a
a
b
f
b
d
g
e
e
c
d
f
g
c d
f gb
I0不连接（NC）
I0
Y2 I4 I5 I6 I7 Y1 I 2 I3 I6 I7 Y0 I1 I3 I5 I7
第10页/共39页
二、优先编码器
特点：允许同时输入两个以上
的编码信号，但只对其中优先
权最高的一个进行输 编码入 。 输 出
例：8线-3线优先 编码器
I0 I1 XX XX
I2 I3 I4 X XX X XX
I5 I6 I7 Y2 Y1 Y0 XX1 1 1 1 X1 0 1 1 0
X X X XX 1 0 0 1 0 1
（设I7优先权最高 …I0优先权最低）
X X X X1 0 0 0 1 0 0 XXX10 0 0 0 0 1 1
X X1 00 0 0 0 0 1 0
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
输
LT RBI × × 0×
10
11 1× 1× 1× 1× 1× 1× 1× 1× 1× 1× 1× 1× 1× 1× 1×
种3人表决用的组合 电路：只要有2票或 3票同意，表决就通 过。
例： A
B C
≥1 Y1
≥1 Y3 1
Y
1
≥1
Y2
Y1 Y2
A A
B B
C
Y
Y3
Y1
Y2
B
A
B
C
A
B
B
Y3 X Y B
Y ABC AB B AB B A B
第6页/共39页
真值表
ABC 000 001 010 011 100 101 110 111
X 1 0 00 0 0 0 0 0 1
1 0 0 00 0 0 0 0 0 0
第11页/共39页
Y2 I7 I6 I5 I4
Y1
I7
I6
I5I4I3
I5I4I2
Y0 I7 I6I5 I6I4I3 I6I4I2I1
Y2 ≥1
Y1
≥1 &
Y0
≥1 &
1
I7
I6
1
1
I5
I4 I3
第12页/共39页
e
e
c
f
h
g
d
ef gh
h
(a) 外形图
(b) 共阴极
(c) 共阳极
第27页/共39页
发光二极管（LED）及其驱动方式
LED工作电压低(1.5～3V)、体积小、寿命长、可靠性高，而且响 应速度快(≤100ns)、亮度比较高。
一般LED的工作电流选在5~10mA，但不允许超过最大值（通常为 50mA）。其正向导通电压为1.8V ～2V，LED可直接由门电路驱动。
Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15
译码输出
第24页/共39页
二、二—十进制译码器
将输入BCD码的10个代码译成10 个高、低电平的输出信号 BCD码以外的伪码，输出均无低 Y电i m平i (i信 0 ~号9) 产生
由于二-十进制译码器有4 根输入线，10根输出线，所
例：74LS42 以又称为4线-10线译码器。
只有一个为1（或为0），其余全为0（或为1）。
器等
第18页/共39页
双 2-4 线译码器74LS139
1S 1 16 +UCC S
1
1A0 2 15 2S
74LS139
1A1 3 14 2A0
1Y0 4 13 2A1 A0
1
1
1Y1 5 12 1Y0
1Y2 6 11 2Y1
1Y3 7 GND 8
10 9
一个对应的二进制代码
特点：n位二进制符号可以 表示2n种信息，称为2n线-n 线编码器
普通编码器 优先编码器
第8页/共39页
一、普通编码器
特点：任何时刻只允许输入 一个编码信号。
例：三位二进制普通编码器 输入8个互斥的信号
输出3位二进制代码
输
入
输出
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
16 15 14 13 12 11 10 9 74LS138
12345678
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
A0 A1 A2
STB STC STA
A0 A1 A2 G2A G2B G1 Y7 GND (a) 引脚排列图
A0 A1 A2
第22页/共39页输出：低电平有效
Y0 A2 A1 A0 m0 Y1 A2 A1A0 m1 Y2 A2 A1 A0 m2 Y3 A2 A1A0 m3
Y4 A2 A1 A0 m4 Y5 A2 A1A0 m5 Y6 A2 A1 A0 m6 Y7 A2 A1A0 m7
第23页/共39页
74LS138的级联
译码输入
A0A1A2
A3 “1”
4 线-16 线译码器
使能
A0A1A2 STA STB STC 低位片
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
A0A1A2 STA STB STC 高位片
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
附加输出信号的状态及含意
输
入
输
出
ST
I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 Y2 Y1 Y0 YEX YS
1
× × × × × × × ×
111
11
0
11111111
111
10
0
0 × × × × × × ×
000
01
0
1 0 × × × × × ×
001
01
0
1 1 0 × × × × ×
G2A G2B G1
(b) 逻辑功能示意图
A2、A1、A0为二进制译码输入端，Y7 ~ Y0 为译码输出端（低电 平有效），GG1、2A G、2B 为选通控制端。当G1＝1、G2A G2B 0 时，译码器处于工作状态；否则，译码器处于禁止状态。
第21页/共39页
G2 G2A G2B
功能表
输 使能
S ’ 使能端, S ’ = 0时译码器工作 输出低电平有效
Y0 A1 A0 m0 Y1 A1 A0 m1
Y0 Y1 Y2 Y3
A0
2-4线译码器
A1
S
Y2 A1 A0 m2 Y3 A1A0 m3
第20页/共39页
3线—8线（3位二进制）译码器74LS138
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
电路的逻辑功能
Y
电路的输出Y只与输入A
、B有关，而与输入C无关。Y
1
和A、B的逻辑关系为：A、B
1
中只要一个为0，Y=1；A、B
全为1时，Y=0。所以Y和A、
1
B的逻辑关系为与非运算的关
1
系。
用与非门实现 1
1
Y A B AB
0
A
&
Y
0
B
C
第7页/共39页
4.2 常用组合逻辑电路
编码器 编码：将输入的每个高/低电平信号变成
输入端和输出端都是低电平有效
第17页/共39页
译码器
译码：将每个输入的二进制代
码译成对应的输出高、低电平
信号，即将一种代码转换为另
一一、种二进代制译码码器。
常用设的二进有制译：码二器的进输入制端为译n个码，则器输出，端为2n 二—十进制译码器，显示译码 个，且对应于输入代码的每一种状态，2n个输出中
数字电子技术基本教程阎石组合逻辑电 路
会计学
1
逻辑图
三、组合逻辑电路分析
写输从 出出输
逐入 级到
组合逻辑电路的分析是指分析一个给定的 逻辑电路，找出电路的逻辑功能。
逻辑表达式
化 简
最简与或 表达式
组合逻辑电路的分析 步骤：
第一步：根据给定逻 辑电路图，写出逻辑 表达式
真值表
第电二路的步逻：辑功简能 化逻辑函
Y1
&
B
Y2
&
&
Y
Y3
C
&
Y1 AB
Y2 BC Y3 CA
Y Y1Y2Y3 AB BC AC
Y AB BC CA
第4页/共39页
ABC 000 001 010 011 100 101 110 111
Y 0 0 0 1 0 1 1 1
第5页/共39页
当输入A、B、C 中有2个或3个为1时 ，输出Y为1，否则 输出Y为0。所以这 个电路实际上是一
第2页/共39页
第三步：列出逻辑电
组合逻辑电路的分析方法
例1：分析下图电路
AB
& A
A ABA
F & &
B
B ABB
&
F ABA ABB ABA ABB
(A B)(A B) AB AB
AB
F
00
0
01
1
10
1
11
0
电路功能：异或电路
第3页/共39页
例2：分析下图电路 A
集成10线-4线(二－十进制)优先编码器74LS147
输 入 (低电平有效)
输 出(8421反码)
IIIIIIIII
91 81 71 61 51 41 31 12 11 0 1 0 1 1 0 1 1 10 1 1 1 1 0
1 1 11 10
1 1 11 110
（8线-3线编码器）
1 00 0 00 00 0 00
0 1 0 0 00 00 0 01
0 01 0 00 00 0 1 0
0 00 1 00 00 0 1 1
000010001 00
0 00 0 01 00 1 01
0 00 0 00 1 0 1 1 0
0 00 0 00 01 1 1 1
第9页/共39页
2Y2 2Y3
A1
1
1
(a)
(b)
(a) 外引线排列图 (b) 逻辑图
第19页/共39页
&
Y0
&
Y1
&
Y2
&
Y3
LS139功能表
输入
S A1 A0
1 000 001 010 011
输出
Y3 Y Y1 Y0
1 21 1 1 1 11 0 1 10 1 1 01 1 0 11 1
A0、A1－输入端
Y0’~Y3’－输出端，每一个输出 端对应一个最小项。
图（a）输出为低电平时， LED发光，称为低电平驱动；
图（b）输出为高电平时， LED发光，称为高电平驱动；
采用高电平驱动方式的TTL 门最好选用OC门。
门电路驱动LED (a) 低电平驱动 (b) 高电平驱动
限流电阻R的取值
R
5V VD IF
5V 2V 10mA
第28页/共39页
2. BCD---七段字符显示译码器74LS48（内含上拉电阻） （驱动共阴极数码管）
74LS48的逻辑图
74LS48引脚图
VCC f
ga
bc d e
16 15 14 13 12 11 10 9
12
74LS48 345678
A1 A2 LT BI/RBO RBI A3 A0 GND
第29页/共39页
功能或 十进制数 B I / R B O (灭灯) LT (试灯) R B I (动态灭零)
010
01
0
1 1 1 0 × × × ×
011
01
0
1 1 1 1 0 × × ×
100
01
0
1 1 1 1 1 0 × ×
101
01
0
1 1 11 1 1 0×
1 10
01
0
11111110
111
01
YS
YEX
状态
1 1 不工作
0 1 工作，但无输入
1 0 工作，且有输入
0 0 不可能出现
第14页/共39页
G1 G2
×1 0× 10 10 10 10 10 10 10 10
入 选择 A2 A1 A0 × × × × × × 000 001 010 011 100 101 110 111
输
出
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
11111111 11111111 11111110 11111101 11111011 11110111 11101111 11011111 10111111 01111111
1 1 11 1110 1 1 11 11110
Y3 Y2 Y1 Y0
1111 0110 0111 1000 1001 1010 1011
1100
1101 1110
VCC NC Y3 I3 I2 I1 I9 Y0
16 15 14 13 12 11 10 9 74LS147
12345678
I4 I5 I6 I7 I8 Y2 Y1 GND
1 I2 I1 I0
集成8－ 3线（二进 制）优先
编码器 74LS148
输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效
第13页/共39页
ST’－选通输入端，低电平有 效 YS’－选通输出端，通常接至 低位芯 片的端 。 YS’和ST’配合可以实现多 级编码 器之间 的优先 级别的 控制。 Y’EX为扩展输出端，是控制标志。 Y’EX ＝0表示是编码输出； Y’EX ＝1表示不是编码输出。