基于高分辨率CMOS传感器图像采集系统的实现

基于高分辨率CMOS传感器图像采集系统的实现随着技术的进展，本来CMOS图像比CCD噪声大的特点得到大大充实，并且以其成本低、功耗低、单一工作、集成AD转换器、数字形式数据输出、图像大小可编程控制等优点，在摄像头、微型数码照相机、扫描仪、手机、可视电话、视频会议等众多领域应用。

但要将CMOS的图像采集到芯片中的硬件设计成本较高，实现难度较大。

现阶段，比较多的计划是采纳带视频控制器的DSP芯片，如TI6000系列中带有3个VPO 接口的 TMS320DM642和公司带PPI接口的Blackfin处理器。

无数低价通用的DSP如TI55x系列和67x系列的DSP，与CMOS图像传感器都没有挺直接口，需要设计硬件。

本文便是针对这种低价通用的DSP，提出的一种低成本的采集计划。

1 系统设计
因为大部分DSP都有与SDRAM、Flash、SRAM、FIFO等存储器接口的EMIF 接口，而没有挺直与CMOS/CCD固体图像传感器接口的控制器。

所以采纳作为图像传感器到FIFO以及FIFO到DSP的一个时序协调控制器。

同时因为图像传感器的像素时钟PIXCLK很高，最高可以达到 48MHz,固体图像传感器的图像数据量大，而FIFO的容量有限，普通都是几K、几十K字节，对于高像素的图像来说，FIFO只能充当线缓冲的作用，要作为帧缓冲，除非系统对速度要求很高，否则成本太高。

因为采集到DSP中的图像数据量很大，靠写文件的方式来验证采集的数据十分慢，所以本系统采纳 GPIO设计了一个SD卡的控制器，通过写BMP文件，对采集的图像举行验证。

系统设计框图1所示。

本系统设计的关键在于DSP采纳何种方式去读取FIFO中的图像数据。

无数计划中都是启动EDMA读取FIFO中的图像数据，当FIFO半满时中断DSP 启动EDMA读取数据，这样对FIFO读时钟的频率要求很高，需要读时钟为写时钟的2倍。

但这种计划存在问题，即FIFO时钟的挑选问题。

EMIF口的在EDMA启动的过程中都是一些不稳定不规章的负脉
第1页共5页。