2022年郑州信息工程职业学院计算机网络技术专业《计算机组成原理》科目期末试卷B(有答案)

2022年郑州信息工程职业学院计算机网络技术专业《计算机组成原理》
科目期末试卷B（有答案）
一、选择题
1、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。

A.64，16
B.64，32
C.32，16
D.16，64
2、局部性原理是一个持久的概念，对硬件和软件系统的设计和性能都有着极大的影响。

局部性通常有两种不同的形式：时间局部性和空间局部性。

程序员是否编写出高速缓存友
好的代码，就取决于这两方面的问题。

对于下面这个函数，说法正确的是（）。

int sumvec(int v[N])
{int i, sum=0;
for(i=0;i<N;i++)
sum+= v[i]
eturn sum;
}
A.对于变量i和sum，循环体具有良好的空间局部性
B.对于变量i、sum和v[N]，循环体具有良好的空间局部性
C.对于变量i和sum，循环体具有良好的时间局部性
D.对于变量i、sum和v[N]，循环体具有良好的时间局部性2
3、某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为（）
A.2-9
B.2-8
C.2-7
D.2-6
4、float 型数据常用IEEE754单精度浮点格式表示。

假设两个float型变量x和y分别存放在32位寄存器fl和f2中，若（fl）=CC900000H，（f2）=BOC00000H，则x和y
之间的关系为（）。

A.x<y且符号相同
B.x<y符号不同
C.x>y且符号相同
D.x>y且符号不同
5、加法器采用先行进位的根本目的是（）。

A.优化加法器的结构
B.快速传递进位信号
C.增强加法器的功能
D.以上都不是
6、在下面描述的PCI总线的基本概念中，不正确的表述是（）。

A.PCI总线支持即插即用
B.PCI总线可对传输信息进行奇偶校验
C.系统中允许有多条PCI总线
D.PCI设备一定是主设备
7、总线宽度与下列（）有关。

A.控制线根数
B.数据线根数
C.地址线根数
D.以上都不对
8、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O 时间。

若CPU速度提高50%，V/O速度不变，则运行基准程序A所耗费的时间是（）。

A.55s
B.60s
C.65 s
D.70s
9、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译
并执行源程序中的一行语句，此程序称为（）。

A.目标程序
B.编译程序
C.解释程序
D.汇编程序
10、CPU在中断周期中（）
A.执行中断服务程序
B.执行中断隐指令
C.与I/O设备传送数据
D.处理异常情况
11、下列选项中，（）不是发生中断请求的条件。

A.一条指令执行结束
B.一次I/O操作结束
C.机器内部发生故障
D.一次DMA操作结束
12、组合逻辑控制器和微程序控制器的主要区别在于（）。

A.ALU结构不同
B.数据通路不同
C.CPU寄存器组织不同
D.微操作信号发生器的构成方法不同。

13、计算机执行乘法指令时，由于其操作复杂，需要更多的时间，通常采用（）控制方式。

A.异步控制
B.延长机器周期内的节拍数
C.中央控制与局部控制相结合
D.同步控制与异步控制相结合
14、在各种寻址方式中，指令的地址码字段可能的情况有（）。

I.寄存器编号
Ⅱ.设备端口地址
Ⅲ.存储器的单元地址
Ⅳ.数值
A. I、Ⅱ
B. I、Ⅱ、Ⅲ
C. I、Ⅲ
D.I、Ⅱ、Ⅲ、IV
15、执行操作的数据不可能来（）。

A.寄存器
B.指令本身
C.控制存储器
D.存储器
二、填空题
16、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用：_______传送、_______传送和_______、传送。

17、为了运算器的高速性，采用了________进位，________乘除法，________等并行技术措施。

18、总线同步定时协议中，事件出现在总线的时刻由________信号确定，总线周期的长度
是________的。

19、多个用户共享主存时，系统应提供_______。

通常采用的方法是_______保护和_______
保护，并用硬件来实现。

20、存储器的技术指标有存储容量、存取时间、________和________、
21、运算器的两个主要功能是：_______，_______
22、闪速存储器能提供高性能、低功耗、高可靠性以及_______能力，因此作为_______用
于便携式电脑中。

23、计算机软件一般分为两大类：一类叫______，另一类叫______操作系统属于______类
24、计算机软件一般分为两大类：一类叫______,另一类叫______操作系统属于_______类。

25、不同机器有不同的_________RISC指令系统是_________指令系统的改进。

三、名词解释题
26、立即数：在指令中直接给出的操作数
27、机器周期：
28、数据：
29、向量地址：
四、简答题
30、在什么条件和什么时间，CPU可以响应I/0的中断请求？
31、宽体存储器有什么特点？
32、什么叫机器指令？什么叫指令系统？为什么说指令系统与机器的主要功能以及与硬件结构之间存在着密切的关系？
33、简要说明通用I/O标准接口SCSI的性能特点。

五、计算题
34、某计算机采用5级指令流水线，如果每级执行时间是2ns，求理想情况下该流水线的加速比和吞吐率。

35、设存储字长和指令字长均为24位，若指令系统可完成108种操作，且具有直接、一一次间接寻址、多次间接寻址、变址、基址、相对和立即这7种寻址方式，则可在保证最大范围内直接寻址的前提下，指令字中操作码占几位？寻址特征位占几位？可直接寻址的范围是多少？一次间接寻址的范围是多少？多次间接寻址的范围又是多少？
36、假设某字长为8位的计算机中，带符号整数采用补码表示，x=-68，y=-80，x 和y分别存放在寄存器A和B中。

请回答下列问题（要求最终用十六进制表示二进制序列）：
1）寄存器A和B中的内容分别是什么？
2）若x和y相加后的结果存放在寄存器C中，则寄存器C中的内容是什么？运算结果是否正确？此时，溢出标志（OF）、符号标志（SF）和零标志（ZF）各是什么？加法器最高位的进位C。

是什么？
3）若x和y相减后的结果存放在寄存器D中，则寄存器D中的内容是什么？运算结果是否正确？此时，溢出标志（OF）、符号标志（SF）和零标志（ZF）各是什么？加法器最高位的进位C n是什么？
4）若将加法器最高位的进位Cn作为进位标志（CF），则能否直接根据CF的值对两个带符号整数的大小进行比较？
六、综合题
37、某计算机的主存地址空间大小为256MB，按字节编址。

指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式。

现有两个功能相同的程序A和B，其伪代码如下所示：
假
定
int类型数据用32位补码表示，程序编译时，i、j、sum均分配在寄存器中，数组a 按行优先方式存放，其首地址为320（+进制）。

请回答下列问题，要求说明理由或给出计算过程。

1）若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少？
2）数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache行号从0开始）？
3）程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？
38、假设指令流水线分取指（FI）、译码（ID）、执行（EX）、回写（WR）4个过程段，共有10条指令连续输入此流水线。

1）画出指令周期流程。

2）画出非流水线时空图。

3）画出流水线时空图。

4）假设时钟周期为100ns，求流水线的实际吞吐率。

5）求该流水处理器的加速比。

39、假设某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线的宽
度为32位。

请回答以下问题：
1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？
2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均
每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁
盘时DMA传送采用周期挪用的方式，磁盘I/O接口的数据缓冲寄存器为32位，则
磁盘1/0接口平均每秒发出的DMA请求次数至少是多少？
3）CPU 和DMA控制器同时要求使用总线传输数据时，哪个优先级更高？为什么？
4）为了提高性能，主存采用4体低位交叉存储模式，工作时每1/4个存储周期启动1个体，若每个体的存储周期为50ns，则该主存能够提供的最大带宽是多少？
参考答案
一、选择题
1、A
2、C
3、C
4、A
5、B
6、D
7、B
8、D
9、C
10、B、
11、A
12、D
13、C
14、D
15、C
二、填空题
16、并行串行复用
17、先行阵列流水线
18、总线时钟固定
19、存储保护存储区域访问方式
20、存储周期存储器带宽
21、算术运算逻辑运算
22、瞬时启动固态盘
23、系统程序应用程序系统程序
24、系统软件应用软件系统软件
25、指令系统 CISC
三、名词解释题
26、立即数：在指令中直接给出的操作数
27、机器周期：
指令执行中每一步操作所需的时间。

28、数据：
编码形式的各种信息，在计算机中作为程序的操作对象。

29、向量地址：
中断方式中由硬件产生向量地址，可由向量地址找到入口地址。

四、简答题
30、答：CPU响应I/0中断请求的条件和时间是：当中断允许状态为1（EINT=1），且至少有一个中断请求被查到，则在一条指令执行完时，响应中断。

31、答：.宽体存储器将存储的位数扩到多个字的宽度，访问存储器时可以同时对多个字进行访问，从而提高数据的吞吐率。

32、答：人们习惯把每一条机器语言的语句称为机器指令，而又将全部机器指令的集合称为机器的指令系统。

33、答：（1）SCSI接口总线有8条数据线、1条奇偶校验线、9条控制线组成。

使用
50芯电缆，规定了两种电气条件：单端驱动和差分驱动。

（2）总线时钟频率高。

（3）SCSI接口总线以菊花链形式最多可接8台设备。

（4）每个SCSI设备有自己唯一的设备
号ID=0-7。

ID=7的设备有最高优先权，ID=0的设备优先权最低。

采用分布式总线仲裁
策略。

（5）SCSI设备是指连接在SCSI总线上的智能设备，即除主适配器HBA外，其他SCSI设备实际是外设的适配器或控制器。

（6）SCSI设备是智能设备，对SCSI总线以至
主机屏蔽了实际外设的固有物理属性，设备间可用一套标准命令进行数据传送。

（7）SCSI设备间是一种对等关系，而不是主从关系。

五、计算题
34、44.解析：流水线的加速比指采用流水线技术时指令的执行速度与等效的不采
用流水线技术的指令执行速度之比，理想情况加速比等于流水线的级数。

吞吐率指每秒钟能处理的指令数量。

本题中计算机采用5级指令流水线，所以理想情况下加
速比等于5。

现在每完成一条指令的时间是2ns，则最大吞吐率等于1/2ns=5×108。

35、解析：
1）由于此指令系统可完成108种操作，因此指令字中的操作码占7位（27=128）。

2）由于指令系统中有7种寻址方式，因此寻址特征位占3位。

3）由于地址码的位数为24-7-3=14位，因此直接寻址的范围为214。

4）由于存储字长为24位，因此一次间接寻址的范围为224。

5）由于多次间接寻址需要使用一位来标志是否间接寻址完毕，因此只有23位用做寻址，寻址范围为223。

36、解析：
1）[-68]补=[-1000100B]补=10111100B=BCH。

[-80]补=[-1010000B]补=10110000B=B0H。

所以，寄存器A和寄存器B中的内容分别是BCH和BOH。

2）①[x+y]补=[x]补+[y]补=10111100B+10110000B=（1）0110100B=6CH，最高位前面的一位1被丢弃，因此，寄存器C中的内容为6CH。

2②寄存器C中的内容为6CH，对应的真值为+108，而x+y的正确结果应是-68+（-80）-148，故结果不正确。

③溢出标志位（OF）可采用以下任意一条规则判断得到。

规则1：若两个加数的符号位相同，但与结果的符号位相异，则溢出。

规则2：若最高位上的进位和次高位上的进位不同，则溢出。

通过这两个规则都能判断出结果溢出，即溢出标志位（OF）为1，说明寄存器C中
的内容不是正确的结果。

结果的第一位0为符号标志（SF），表示结果为整数。

因
为结果不为0，所以零标志ZF=0。

综上，溢出标志（OF）为1，符号标志（SF）为0，零标志（ZF）为0。

④加法器最高位向前的进位C n为l。

3）①[x-y]=[x]补+[-y]补=10111100B+01010000B=（1）
00001100B=OCH，最高位前面的一位1被丢弃，因此，寄存器D中的内容为CH。

②对应的真值为+12，结果正确。

③两个加数的符号位相异一定不会溢出，因此溢出标志（OF）为0，说明寄
存器D中的内容是真正的结果：结果的第一位0为符号标志（SF），表示结果为正数：因为结果不为0，所以零标志ZF=0。

综上，溢出标志（OF）为0，符号标志（SF）为0，零标志（ZF）为0。

④加法器最高位向前的进位Ca为1。

4）从2）和3）的例子就可得出，带符号整数-68和-80时，C。

为1，而带符号数-68和80时，Cn一样为1，所以若将加法器最高位的进位Ca作为进位标志（CF）.无法直接根据CF的值判断两个带符号整数的大小。

六、综合题
37、解析：1）Cache结构如下。

此处的行即为块（Block）。

直接映射下，每块的Cache结构一般分为4个部分，其中，V：1位，表示所在的块是否有效。

…：表示用于Cache一致性维护和替换算法的控制位。

TAG：地址转换标记。

如果不计算“…”部分，则Cache的大小由V、Tag和Data（数据）3部分组成。

在直接映射中，可以将地址分为如下3个部分：
本题中，总的寻址位数为28位（228=256M）：块内位为6位（25-64），5~0位；块索引为3位（23=8），8~6位。

因此，Tag=28-6-3=19位，即27~9位。

每行（块）的大小=V+Tag+数据=1+19+64×8位。

数据Cache有8行，总容量为（1+19+64×8）×8/8=532B。

2）由于数组在存储器中按行优先方式存放，因此每个数组元素占4B。

数组首地址为320，因此可知：
a[0][31]在存储器中的地址为320+31×4=444=0001 10111100B
a[l][1]在存储器中的地址为320+（256+1）×4=1348=010*********B按直接映射方式，地址分为3部分，块索引在地址的8~6位，因此两地址所对应的块索引分别为6（110B）、5（101B）。

3）数组a中每个数据只用了一次，如果程序没有命中，则从主存中读入一块，大小64B，相当于16个整数。

对于程序A，如果是按行连续存放的，那么从主存读
入一块到Cache（一次失配）后，随后的15次便都Cache命中，读一次管16次，
因此命中率为
[（216-212）/216]×100%=93.75%
程序B随列访问数组a，由于Cache的容量太小，读入的数据块留不到下次用
便又被替换，因此每次都失败，命中率为0%。

另一种算法是，由于数组a一行的数据量为1KB>64B，因此访问第0行时，
每个元素都不命中，由于数组有256列，数据Cache仅有8行，故访问数组后续列
元素仍然不命中，于是程序B的数据访问命中率为0%。

由于从Cache 读数据比从内存读数据快很多，因此程序A的执行时间更短。

分析：
1）V、Tag、Data是每个Cache块（行）的必要组成。

为了提高效率或者实行替换算法，每个块还需要一些控制位，这些位根据不同的设计要求而定。

2）本题中计算两个数组元素的地址是关键。

3）命中率的计算是本问题的关键。

注意数组访问与数组在内存中的存储方式，以及命中率的定义。

38、解析：
1）指令周期包括FI、ID、EX和WR这4个子过程，则指令周期流程如图a所示。

2）非流水线时空图如图b所示。

假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。

3）流水线时空图如图c所示。

由图c可见，第一条指令出结果需要4个时钟周期。

当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。

4）由图c所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为10条指令/（100ns×13）=0.77×107条指
令/s。

5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，
每隔个时钟周期都输出一个结果。

对于本题4级流水线而言，处理10条指令所需的
时钟周期数=4+（10-1）=13，而非流水线处理10条指令需4×10=40个时钟周期，所以该流水处理器的加速比为40/13=3.08
39、解析：1）题目告知CPU的主频为80MHz，表示每秒包含80M个时钟周期。

而CPI为4表明执行一条指令需要4个时钟周期，所以CPU平均每秒可以执行的指令
数=80M/4=20M。

由于MIPS的含义是每秒可执行百万条指令数，而“M”代表
的就是106，即百万，因此MIPS为20。

由于平均每条指令访存1.5次，因此每秒平均访存次数为20M×1.5次=30M 次，而 Cache的命中率为99%，所以访问30M次Cache不命中的次数为30M×
（1-99%）=300K次。

当Cache缺失时，CPU访问主存，主存与Cache之间以块
为单位传送数据，块大小为16B，所以每秒CPU与主存需要交换数据的大小为
16B×300K/s=4.8MB/s。

所以，在不考虑DMA传送的情况下，主存带宽至少要达到4.8MB/s才能满足CPU的访存要求。

2）由于每秒平均需要访问主存300K次，而缺页率为0.0005%，因此平均每
秒“缺页”异常次数=300K×0.0005%=1.5次。

由于存储器总线带宽为32位，因
此每传送32位数据，磁盘控制器就发出一次DMA请求，这样平均每秒磁盘DMA
请求的次数至少为1.5次×4KB/4B=1.5K次=1536次。

3）CPU 和DMA控制器同时要求使用存储器总线时，DMA请求优先级更高，因为若DMA请求得不到及时响应，I/O传输数据就可能会丢失。

4）当采用4体低位交叉存储模式时，每1/4周期的时间内就可以传送4B数据。

若每个体的存储周期为50ns，则4体低位交叉存储器模式能提供的最大带宽=4B/（50ns/4）=320MB/s.。