最全的各类Flash比较讲解含时序

1 Flash分类
根据接口类型和操作时序的不同，主要讨论以下三种Flash。

各种Flash支持的功能及工作特点简要如下列出：
●Normal Flash
►page(cache) read/program
►random data input/output
►block erase
►Mult_plane operation
●Toggle
►Toggle mode interface
►data transfer at the rising and falling edge of DQS
►random data input/output
►block erase
►interleaved operation
●ONFI
►ONFI interface
►source synchronous/asynchronous data interface
►timing mode 0,1,2,3,4,5
►page(cache) read/program
►pausing data transfer
►random data input/output
►block erase
►interleaved operation
2 Flash memory organization
块结构是Flash存储空间的基本组成单元，块也是擦除操作的最小单位，不能进行页擦除。

块由许多Page组成，page是Flash编程和读操作的最小寻址单元。

Flash读写都是基于page的操作。

Page由多个字节或字组成。

3 Flash functional block diagram
●Normal
●Toggle
●ONFI
4 Address map
●Normal
不同容量的Hynix Flash的地址有效位数不一样，使用前阅具体产品资料地址说明。

HY27UG084G2M Address Map
●Toggle
同Hynix Flash一样，不同容量的Flash的地址有效位数不一样，使用前阅具体产品资料地址说明。

K9PFGD8X5MAddress Map
Column address: 1~2 cycle address
Row address:3~5 cycle address
其中
Page address：A14~A20
Plane address：A21
Block address：A22~A33
*L must be set to “Low”
●ONFI
Row address ：3 cycles
Column address：2 cycles
5 Timing Diagrams
5.1 command latch
●Normal/Toggle/ONFI asyn
CLE=1ALE=0WE↑
●ONFI syn
CLE=1ALE=0W/R=1CLK↑DQS don't care
5.2 Address latch
与地址锁存时序几乎相同，只是ALE，CLE的组合状态有区别。

Command latch 中CLE有效，ALE无效。

Address latch中CLE无效，ALE有效。

●Normal/Toggle/ONFI（asyn）
CLE=0ALE=1WE↑
●ONFI(syn)
CLE=0ALE=1W/R=1CLK↑
5.3 Data input
●Normal/ONFI(asyn)
CLE，ALE=0WE↑
●Toggle
CLE，ALE=0WE，RE=1，DQS↑↓
●ONFI(syn)
CLE=1ALE=1（CLK↑↓）DQS↑↓
注：发送有些命令时发送或回复的数据需要repeated bytes传输。

接收端（host or device）只锁存其中一字节，数据格式为D0D0D1D1D2D2，命令有：Set feature，Read ID，Read status and Read status enhanced。

Data input（clk stopped）
ALE，CLE Don't care
意义：停止时钟，降低功耗。

当CLK置高时，数据写入data register，当R/B拉低时，数据存入Flash array。

5.4 Data output
●Normal/ONFI(asyn)
ALE=0 CLE=0WE=1RE↑
●Toggle
ALE=0CLE=0WE=1RE↑↓DQS↑↓
●ONFI(syn)
CLE=1ALE=1W/R=0CLK↑↓DQS↑↓
6 Device operation
●page read
Normal/Toggle/ONFI(asyn,syn)
00h address cycles30h—1 page data to the data registers(RB#=0)—70h—read status —00h— read data to I/O bus
80h—5 address cycles—data —15h —80h—address cycle —15h—..........80h—5 address cycle —10h（all datas into flash cell，R/B# = 0 ）— 70h, read status I/O successful or fail
Normal
ONFI
异步时序同上，同步接口时，数据采用DDR传输
Toggle(Not often used)
●Page cache read
cache操作分两步，start cache read，end cache read [ONFI:3Fh
Normal:34h)
31h —data register to the cache register, next sequential page data from array to the data register（R/B# = 0）—3Fh —the last page of data from the data register to the cache register
Normal/ONFI（asyn）
♦Start
Sequential(31h)
Random(00h--31h)
♦End
ONFI（syn）略
Toggle（not often used）
●random data in Normal/Toggle/ONFI
●random data out Normal/Toggle/ONFI
●block erase(60h--D0h) Normal/Toggle/ONFI
Interleaved operation interleaved page program
●Toggle
●ONFI
interleaved page read
●Toggle
将两plane数据下载至各自data register。

再检测Chip1#，Chip#的状态，然后发命令由column address开始从Data Register读数据。

Interleaved page read只适用于用interleaved page program编程的块。

●ONFI
在输出数据前应先执行change read column enhanced 操作，确认先出数据的地址，否则输出的数据将是不确定的。

（发送读命令）
（读数据输出）
Interleaved block erase
ONFI
一次性可擦除多块，命令格式为
60h-row address-D1h-60h-row address-D1h-......60h-row address-D0h
Normal flash
有的支持多块擦除功能，命令格式为：
1.60h-row address-60h-row address--......60h-row address-D0h。