大学数字电路与逻辑设计考试试题资料
数字电路与逻辑设计试题及答案
《数字电路与逻辑设计》试题1
参考答案
一．填空题(10)
1．2048 ×8位的RAM有10根地址线，8根数据线。
2．二进制数A=(1011010）2，B=(101111）2，求：
A＋B＝(10001001)2；A一B＝( 101011 )2
3．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路
原来的状态有关。
4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。
5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。
二．选择题(10)
1．当晶体三极管b时处于导通状态。
a.发射结和集电结均属于反向偏置；
b.发射结正向偏置，集电结反向偏置；
c.发射结和集电给均属于正向
偏置
2．与晶体三极管相比，MOS管具有的特点是a,c,d。
a.输入电阻高；
b.受温度影响大；
c.便于集成；
d.电压控制元件；
e.极间电容影响小
3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。
a.编码器；
b.译码器；
c.多路选择器；
d.数值比较器；
e.加法器；
f.触发器；ｇ.计数器；h.寄存器
4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。
a.乘积项个数越少；
b.实现该功能的门电路少；
c.该乘积项含因子少
5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。
a. 已是最简与或形式；
b. 0 ；
c. 1 ；
d. B+C
数字电路和逻辑设计基础(含答案)
数字逻辑习题1.仅用NOR门来构造下面函数的逻辑网络：H=(XY)’Z’
2.仅用NAND门来构造下面的函数的逻辑网络：D=（A+B）B’
3.求出由下面逻辑网络产生的函数G的最简单形式
4.卡诺图化简：G（A，B，C，D）=Σm（2,3,4,7,8,14,15）
5. 卡诺图化简：G（A，B，C，D）=Σm（0,1,3,4,6,7,12,13,14）
6.卡诺图化简：G（A，B，C，D）=Σm（0,4,5,6，7,8,13,14,15）
7．卡诺图化简：G（A，B，C，D）=Σm（1,2,3,4,6,7,9,12,13）
8.采用一个组合电路来控制一个十进制的七段显示，此电路有4个输入，并提供用压缩十进制数表示的4位代码（0（d）=0000,……8(d)=1000,9(d)=1001）。7个输出用来定义哪段激活，以显示给定的十进制数
（1）写出这个电路的真值表
（2）用sop形式表示真值表
（3）用pos形式表示真值表
（4）写出各段化简的表达式
7.时序电路分析
补充：
数字逻辑电路期末考试试卷及答案
数字逻辑电路
期末考试模拟试题（答案）
考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟
姓名 学号 毛
一、选择题（每小题2分，共20分）
1
． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10
B ．(64)10
C ．(256)10
D ．(8)10 2. 已知逻辑表达式
，与它功能相等的函数表达式_____B____。
A ．
B ．
C ．
D ．
3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码
B ．ASCII 码
C ． 补码
D ． BCD 码
4．对于如图所示波形,其反映的逻辑关系是___B_____。
A
．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0
B ．1
C ．不确定
D ．逻辑概念错误
6. 与逻辑函数
功能相等的表达式为___C_____。
A ．
B ．
C ．
D ．
7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的逻辑功能的
是____A______。
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHz
B ．200KHz
C ． 100KHz
D ．50KHz
9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器
B ． 译码器
C ． 加法器
D ．多路选择器
10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
数字电路与逻辑设计试题 (1)
《数字电路与逻辑设计》试题3
参考答案
一. 填空题(10)
1． 一个触发器有Q 和Q 两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就
是将输出端置成 1 电平，复位就是将输出端置成 0 电平。
2． 我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的 与或 表达式，也
可表示为逻辑函数的 或与 表达式。
3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为 计数 器，当对周期性的
规则脉冲计数时，称为 定时 器。
4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值
为 33H 。
5．在5V 供电的数字系统里，所谓的高电平并不是一定是5V ，而是有一个电压范围，我们把这个电压范
围称为 高电平噪声 容限；同样所谓的低电平并不是一定是0V ，而也是有一个电压范围，我们把这个电压范围称为 低电平噪声 容限。 二. 选择题(10)
1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b
结构，否则会产生数据冲突。
a. 集电极开路；
b. 三态门；
c. 灌电流；
d. 拉电流
2．TTL 集成电路采用的是 b 控制，其功率损耗比较大；而MOS 集成电路采用的是 a 控制，
其功率损耗比较小。
a. 电压；
b.电流；
c. 灌电流；
d. 拉电流
3． 欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。
数字电路及逻辑设计复习题
一、选择题
A
(注:在每小题的备选答案中选择适合的答案编号填入该 B
题空白处,多选或不选按选错论)
(A)
1. 已知逻辑函数 AB + AB 的输入Ａ、Ｂ的波形如 (B)
图所示，则输出函数的波形为_____。
(C)
2. 已知组合电路及输入Ｘ的波形
(D)
如图所示，则输出波形为_____。
(Ａ)无关 (Ｂ)成正比 (Ｃ)成反比 (Ｄ)有关，但无确定的比例关系。 16. 实现逻辑函数 F=AB+BC+CA 的电路有_____________。
数字电路与逻辑设计
第 2 页 共 24 页
数字电路与逻辑设计复习题（共 137 题）
A
&
A
≥1
B
&
&
FB
≥1
≥1
F
C
&
C
≥1
（A）
A
&
（B）
A
&
相异点
模拟多路转换器
数字多路转换器
11. 凡是使电流IL流入反相器的负载，叫做________，使IL从反相器流出的负载，叫做 ________。
数字电路与逻辑设计
第 6 页 共 24 页
数字电路与逻辑设计复习题（共 137 题）
第一学期《数字电子技术》课程期末考试试卷A和答案数字电路与逻辑设计
北京信息科技大学
2008~2009学年第一学期
《数字电子技术》课程期末考试试卷A
课程所在学院：自动化学院适用专业班级：测控0601-03考试形式：闭卷
注意：所有答案写在答题纸上，写在试卷上无效。
一、填空题(本题满分20分，共含10道小题，每小题2分)
1∙(7AC1)16=( )2=( 1=( )]0。
2.具有推挽式输出级的TT1电路(是/否)可以将输出端并联使用，普通的CMOS门(是/否)可以将输出端并联使
用。(输入端的状态均为不定)
3.相同编号的最小项和最大项存在的关系为o
4.(+1oo"的原码为，反码为，补码为o
5.若A是逻辑变量，则A㊉I=。
二、逻辑函数式的化筒(12分)
1 .利用公式法化简为最简与或式：
F=AB∖A f CD+(AD+3'C')')(4+B)
2 .利用卡诺图法将逻辑函数化简为最简与或式：
y(A,B,G=>z(OJ2,4),给定约束条件为
m3+rτ‰t+mβ+rr‰j=O
下面电路图中，写出输出信号是什么状态(高电平、低电平或高阻态)，已知乂为74系四、试用一
片8选1数据选择器74HC151产生逻辑函数：
Y=AB r CD÷48（C÷r＞）+ABXCΦZ））÷ABC r 要求给出设计的全过程，并画出逻辑电路图。（12分）
s ,A2A4Y
O O O O
O O O1O∣
O O1O D1
O O11
O1O O
O1O1/人
O11O2
O1115
1X X X高阻
五、TT1主从JK触发器的输入波形如图所示，画出输出端Q的波形（12分）
CP
六、分析如图时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出
数字逻辑电路期末考试试卷及答案
根据题意义，列出真值表
A B C
F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
1
1
0
0
0
由出真值表写出逻辑函数表达式，并化简
画出逻辑电ห้องสมุดไป่ตู้图
得分
5．连续异或1985个1的结果是____B_____。
A．0B．1 C．不确定D．逻辑概念错误
6.与逻辑函数 功能相等的表达式为___C_____。
A． B．
C． D．
7．下列所给三态门中，能实现C=0时，F= ；C=1时，F为高阻态的逻辑功能的是____A______。
8.如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
2.已知逻辑表达式 ，与它功能相等的函数表达式_____B____。
A． B．
C． D．
3.数字系统中，采用____C____可以将减法运算转化为加法运算。
A．原码B．ASCII码C．补码D．BCD码
4．对于如图所示波形,其反映的逻辑关系是___B_____。
A．与关系B．异或关系C．同或关系D．无法判断
大学数字电路与逻辑设计考试试题
审核人： 试卷分类（A 卷或B 卷） B 学期： 2010 至 2011 学年度 第 一 学期 课程： 数字电路与逻辑设计 课程代号： 005A1080 使用班级： 信息工程学院08级 姓名： 学号：
一、基本题（30分）1. 用公式法化简函数C B C A C B A Y ++••=1（5分）
答案：C B A B A C C B C A C B A Y +)+•(=++••=1（1分）=C B A B C +)+(（1分） =C B A C B C ++•（1分） =)++(B A B C （1分）=C （1分）
2. 试用卡诺图法将下面逻辑函数化成最简与－或式。（必须画出卡诺图，圈“1”，8分） 答案： C B BC Y •+=2
3. 已知74LS00为四个2输入与非门，其20=OL I mA ，1=OH I mA ，2=IL I mA ，μA 50=IH I ，计算74LS00最多可驱动几个同类门。（6分） 答案：IL OL ≥I N I L ，10=≤IL OL L I I N (2分)；IH H OH 2≥I N I ，10=2≤IH
OH
H I I N （2分）；故10=H N （2分）
4. 画出图1.1所示D 触发器对应CLK 、、D 的Q 端波形。（4分）
答案：
5. 8位数模转换器DAC0832构成的电路如图1.2所示。（1）写出输出电压O v 的计算公式；（2）若输入数
字量为100000时，输出模拟电压O v 答案：（1）=O v -i
i i D V 22
∑
7
8
REF （3分） （2）=6.3-
数字电路与逻辑设计总复习题
B 8、标准与或式是由____构成的逻辑表达式。
A.与项相或; B.最小项相或; C.或项相与; D.最大相相与
C 9、乘积项ABCD的逻辑相邻相为____。 A.ABCD; B.ABCD; C.ABCD; D.ABCD C 10、组合逻辑电路中的逻辑冒险现象是由于___引起。
A.电路未达到最简;
解: = ABC DE ( ABC + DE ) = (ABC + DE ) ( ABC +DE) = DE + ABC ABC
= DE 解: F ’= A+AB +AD+BD+ACEF
= A(1+B+CEF) +AD +BD = A +AD+BD = A + D
∴(F’)’= F=AD
十､试用卡诺图法把下列函数化简为最简 “与-或”式
AC 0 0 0
B≠C
0 1
1
0
0 0 1 1
0
0 1 0 1
∴ ( × )
1 0 0 1 0 1
1 1 0 1 1 1
⑤若A+B=A+C， AB=AC，则 B=C。 （ ）
解:
A B C 0 0 0 0 0 1 0 1 0
A+B 0 0 1
A+C AB 0 1 0 0 0 0
数字电路与逻辑设计期末复习试题3套(大学期末复习资料).docx
试题一
一、填空题。(每空1分，共30分)。
1、(11001.01)2 =( )8=( )|6=( )10
2、十进制整数转换成二进制时采用 ______ 法；十进制小数转换成二
进制时采用 _______ 法。
3、由三种最基本的逻辑关系有导出的几种常用的逻辑运算 ________ 、
4、逻辑函数有四种表示方法，它们分别是 _______ 、_____ 、____ 和 _______ O
5、消除竞争冒险的方法有 _____ 、______ 、_____ 等。
6、按逻辑功能分类，触发器可分为 _______ 、_______ 、________
________ 等四种类型。
7、从结构上看，吋序逻辑电路的基本单元是 ___________ 。
8、J K触发器特征方程为____________ o
9、A/D转换的一般步骤为：取样、 _______ 、_______ 、编码。
10、___________________________________________________ 一个EPROM有18条地址输入线，其内部存储单元有_____________ 个。
11、_____________________________ D/A转换器的主要参数有、和
o
12、__________________________________________________ 就逐次逼近型和双积分型两种A/D转换器而言，____________________ 的抗
干扰能力强， _______ 的转换速度快。
数字电路与逻辑设计试题及答案
《数字集成电路基础》试题D
（考试时间：120分钟）
班级： 姓名： 学号： 成绩：
一、填空题（共30分）
1. 当PN 结外加正向电压时，PN 结中的多子＿＿＿＿＿＿形成较大的正向电流。
2. NPN 型晶体三极管工作在饱和状态时，其发射结和集电结的外加电压分别处于＿
＿＿＿＿＿偏置和＿＿＿＿＿＿＿偏置。
3. 逻辑变量的异或表达式为：_____________________
B A =⊕。 4. 二进制数A=1011010；B=10111，则A -B=＿＿＿＿＿＿＿。 5. 组合电路没有＿＿＿＿＿＿功能，因此，它是由＿＿＿＿＿＿组成。
6. 同步RS 触发器的特性方程为：Q n+1
=＿＿＿＿＿＿,其约束方程为：＿＿＿＿＿＿。 7. 将BCD 码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿个
输入端，＿＿＿＿输出端。
8. 下图所示电路中，Y 1 ＝＿＿＿＿＿＿；Y 2 ＝＿＿＿＿＿＿；Y 3 ＝＿＿＿＿＿＿。
1. 四个触发器组成的环行计数器最多有＿＿＿＿个有效状态。 A.4 B. 6 C. 8 D. 16
2. 逻辑函数D
C B A F +=，其对偶函数F *
为＿＿＿＿＿＿＿＿。
A ．()()
B ++ B. ()()
D C B A ++ C. ()()D C B A ++ 3. 用8421码表示的十进制数65，可以写成＿＿＿＿＿＿。
A ．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2
1
A B
3
4. 用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式
最新数字电路与逻辑设计复习资料(含答案)
数字电路与逻辑设计复习资料
一、单项选择题
1. 十进制数53转换成八进制数应为（B ）。
A. 64
B. 65
C. 66
D. 110101
2. 将十进制数（18）10转换成八进制数是（B）0
A. 20
B. 22
C. 21
D. 23
3. 十进制数53转换成八进制数应为（D ）
A. 62
B.63
C. 64
D. 65
4. 当逻辑函数有n个变量时，共有（D ）种取值组合。
A. n
B. 2n
C. n2
D. 2n
5. 为了避免干扰，MOST门的多余输入端不能（ A ）处理。
A. 悬空
B. 接低电平
C.与有用输入端并接
D. 以上都不正确
6. 以下电路中可以实现“线与”功能的有（C
A. TTL与非门
B. TTL 或非门
C. OC门
D. TTL 异或门
7. 用6264型RAM勾成一个32K 8位的存储器，需要（D ）根地址线。
A. 12
B. 13
C. 14
D. 15
8. 同步时序电路和异步时序电路比较，其差异在于后者（B ）o
A.没有触发器
B. 没有统一的时钟脉冲控制
C.没有稳定状态
D. 输出只与内部状态有关
9. 用6264型RAM勾成32K 32位的存储器，需要（D ）片进行扩展。
A. 4
B. 8
C. 14
D. 16
10. 逻辑函数F 二A 二（A 二B）= （D ）o
A. AU B
B. A
C. A- B
D. B
11. 函数F二ABC - ABCD的反函数为（C ）。
A. F =(A B C)(A B C D)
B. F=(ABC)(ABCD)
C. F = (A
B C)(A B
C D) D. F = A B C A B C D
数字电路与逻辑设计试题及答案2套
1. 三极管有NPN 和PNP 两种类型，当它工作在放大状态时，发射结＿＿＿＿，集电
结＿＿＿＿＿＿；NPN 型三极管的基区是＿＿＿＿＿＿型半导体，集电区和发射区是＿＿＿＿＿＿型半导体。
2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿逻辑赋
值。一种电路假设在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。
3. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。
4. 将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿＿＿＿
＿＿。
5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、＿＿＿
＿触发器、＿＿＿＿触发器和＿＿＿＿触发器。
6. 以下图所示电路中，Y 1 ＝＿＿＿＿＿＿；Y 2 ＝＿＿＿＿＿＿；Y 3 ＝＿＿＿＿＿＿。
1.
A. B. C. 2. 在以下三个逻辑函数表达式中，＿＿＿＿是最小项表达式。
A ．
B A B A )B ,A (Y += B.
C B C B A BC A )C ,B ,A (Y ++= C.C AB ABC B C A C B A )
D ,C ,B ,A (Y +++⋅⋅=
3．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿
A ．45 B. [101101]BCD C. [01000101]BCD D. [101101]2 4．采用OC 门主要解决了＿＿＿＿＿
A ．TTL 与非门不能相与的问题 B. TTL 与非门不能线与的问题 C. TTL 与非门不能相或的问题
5．*触发的特性表如下〔A 、B 为触发器的输入〕其输出信号的逻辑表达式为＿＿＿
大学《数字电路与逻辑设计》期末试卷含答案
大学《数字电路与逻辑设计》试题
一、选择、填空、判断题（30分，每空1分）
1.和CMOS相比，ECL最突出的优势在于D 。
A.可靠性高
B. 抗干扰能力强
B.功耗低 D. 速度快
2.三极管的饱和深度主要影响其开关参数中的C 。
A.延迟时间t d
B. 上升时间t r
C. 存储时间t s
D. 下降时间t f
3.用或非门组成的基本RS触发器的所谓“状态不确定”是发生在R、S 上
加入信号D 。
A.R=0, S=0
B. R=0, S=1
C. R=1, S=0
D. R=1, S=1
4.具有检测传输错误功能的编码是：C 。
A. 格雷码
B. 余3码
C. 奇偶校验码
5.运用逻辑代数的反演规则，求函数F=A̅[B+(C̅D+E̅G)]的反函数F̅：B 。
A.A+B̅C+D̅E+G
B.A+B̅(C+D̅)(E+G̅)
C.A̅+B(C̅+D)(E̅+G)
6.下列叙述中错误的有：C 。
A. 逻辑函数的标准积之和式具有唯一性。
B. 逻辑函数的最简形式可能不唯一。
C. 任意两不同的最小项之和恒等于1。
7. 函数F=(A+B+C
̅)(A ̅+D)(C+D)(B+D+E)的最简或与式为：A 。 A.F=(A+B+C ̅)(A ̅+D)(C+D)
B.F=(A+B+C ̅)(A ̅+D)
C.F=ABC
̅+A ̅D+CD 8. 逻辑函数F (A,B,C,D )=∑(1,3,4,5,6,8,9,12,14)，判断当输入变量ABCD 分别从(1) 0110→1100，(2) 1111→1010时是否存在功能冒险：B 。 A. 存在，存在 B. 不存在，存在
数字电路与逻辑设计试题及答案试卷A
数字集成电路基础试题 A
考试时间：120分钟
班级： 姓名： 学号： 成绩：
一、填空题共20分
1. 数字信号的特点是在 上和 上都是断续变化的,其高电平和低电平常用 和 来表示;
2. 常用的BCD 码有 、 、 等,常用的可靠性代码有 、 等;
3. 将十进制数45转换成8421码可得 ;
4. 同步RS 触发器的特性方程为Q n+1=__________；约束方程为 ;
5. 数字电路按照是否有记忆功能通常可分为两类： 、 ;
6. 当数据选择器的数据输入端的个数为8时,则其地址码选择端应有 位; 7．能将模拟信号转换成数字信号的电路,称为 ；而将能把数字信号转换成模拟信号的电路称为 ;
8．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路;
9. 两片中规模集成电路10进制计数器串联后,最大计数容量为 位; 二、单项选择题共 20分
1. 对于四位二进制译码器,其相应的输出端共有 ;
A ． 4个 B. 16个 C. 8个 D. 10个
2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为 ;
A ． J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=1 3. 图2.1所示是 触发器的状态图;
A. SR
B. D
C. T
D. T ˊ
4．在下列逻辑电路中,不是组合逻辑电路的有 ; A.译码器 B.编码器 C.全加器 D.寄存器 5．欲使D 触发器按Q n+1=Q n 工作,应使输入D= ;
A. 0
B. 1
C. Q
D. Q 6．多谐振荡器可产生 ;
《数字电路与逻辑设计》综合练习题及解答
《数字电路与逻辑设计》综合练习题及解答
第一部分习题
一、填空
1.将十进制数转换成等值的二进制数、十六进制数。
(51.62510 = ( 2= ( 16
2.(199710= ( 余3BCD = ( 8421BCD
3.(BF.516= ( 2
4.一位二进制数只有2个数,四位二进制数有个数;为计64个数,需要位二进制数。
5.二进制数(1101.10112的等值八进制数是( 8。
6.二进制数(1101.1012的等值十进制数是( 10。
7.欲对100个对象进行二进制编码,则至少需要( 位二进制数。
8.二进制数为000000~111111能代表( 个十进制整数。
9.为将信息码10110010配成奇校验码,其配奇位的逻辑值为 ;
为将信息码01101101配成偶校验码,其配偶位的逻辑值为。
10.格雷码的特点是。
11.n 变量函数的每一个最小项有个相领项。
12.当j i ≠时,同一逻辑函数的两个最小项j i m m ⋅=( 。
13.n 变量的逻辑函数,i m 为最小项,则有∑-=1
20
n i i m =( 。
14.逻辑函数D C B A F ++=的反函数F = ( 。
15.逻辑函数(C B A F +=的对偶函数F '是 ( 。
16.多变量同或运算时, =0,则i x =0的个数必须为( 。
17.逻辑函数AB C B A F ⊕
⊕=1,,(的最小项表达式为,,(C B A F =( 。 18. 逻辑函数
14,12,0(10,8,4,3,2,1(,,,(∑∑Φ+=
m D C B A F 的最简与或式为F =
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
审核人： 试卷分类（A 卷或B 卷） B 学期： 2010 至 2011 学年度 第 一 学期 课程： 数字电路与逻辑设计 课程代号： 005A1080 使用班级： 信息工程学院08级 姓名： 学号：
一、基本题（30
1. 用公式法化简函数C B
C A C B A Y ++••=1（5分）
答案：C B A B A C C B C A C B A Y +)+•(=++••=1（1分）=C B A B C +)+(（1分） =C B A C B C ++•（1分） =)++(B A B C （1分）=C （1分）
2. 试用卡诺图法将下面逻辑函数化成最简与－或式。（必须画出卡诺图，圈“1”，8分）
∑
∑)13,12,11,10,8
,7,4,2(+15,14,9,6,10(=
2d m Y ）， 答案： C B BC Y •+=2
3. 已知7400为四个2输入与非门，其20=OL I ，1=OH I ，2=IL I ，μA 50=IH I ，计算7400最多可驱动几个同类门。（6分）
答案：IL OL ≥I N I L ，(2分)；IH H OH 2≥I N I ，（2分）；故10=H N （2分）
4. 画出图1.1所示D 触发器对应、、D 的Q 端波形。（4分） 答案：
5. 8位数模转换器0832构成的电路如图1.2所示。（1）写出输出电压O v 的计算公式；（2）若输入数
AB CD
00011110
1000
11
01
1
1
1111
×
××××
×××1.1图Q PR PR
(a)
字量为100000时，输出模拟电压O v 为3.6V ，计算输入数字量为10101000时，输出电压时多少?（7分） 答案：（1）=O v -（3分） （2）=6.3-78
REF
2×2
V ；
=REF
V -7.2V （2分）
输入数字量为10101000时， =O v -V 725.4=)2+2+2(2
2.73578
（2分）
二（10分）、
图2
（a ）由集成3线-8线译码器74138构成的逻辑电路，试分析其逻辑功能。要求：（1）写出输出端的逻辑表达式；（2）写出输出和输入真值表；（3）说明电路的作用。74138的功能表如图（b ）所示。 答案：（1）74211+++=m m m m Y
（2分）
76532+++=m m m m Y （2分）
（2）（4分）
（3）此电路为全加器。（2分） 三、（14分）
集成8选1数据选择器74151的逻辑符号如图3所示，试用74151和逻辑门实现下面逻辑函数：
∑
14,13,9,7,3,10(=
),,,(2），m D C B A Y
要求：（1）确定地址输入；（2）写出数据输入端方程；（3）画出实现电路连线图。
答案：（1）设A A =2，B A =1，C A =0（3分）
（2）D ABC D C AB D C B A BCD A CD B A D C B A D C
B A D
C B A Y ++•++•+••+•••=),,,(2
D m D m D m D m D m D m D m •+•+•+•+•+•+•=7643100（3分）
V O
v 2
.1图
G 1G 2A
G 2B 1X +10X 11
0的功能表138HC 74i Y i m 的最小项组合、、为注：012i A A A m 2
图(a)
(b)A B Y 10000001111110000000C 11
1111
111Y 200
00
11
11001
输 入输 出
则 0==,====,=,1=25643170D D D D D D D D D D （4分）
（3）连线图（4分） 四、（14分）
同步时序逻辑电路如图4所示电路，要求：
（1）写出电路的驱动方程；（2）状态方程；（3）画出状态转换真值表；（4）说明电路的逻辑功能；（5）判断电路能否自启动。
答案：（1）驱动方程：（3分） 321⊕=Q Q D ，11=Q D ，21=Q D
（2）D 触发器的特性方程为 D Q n
=1+（1分）
状态方程：（3分） n
n n Q Q D Q 3211+1⊕==
n
n Q D Q 121
+2
=
=
n n Q D Q 231+3==
（3）状态转换表（3分）
（4）电路为七进制计数器（2分） （5）电路不能自启动（2分） 五、（14分）
利用下降沿触发器和附加门设计一三进制同步加法计数器。要求状态为00
→01→10→00，且能自启动。（1）确定触发器的数目，画出状态转换图，写出电路的状态方程；（2）列出电路的驱动方程；（3）检查自启动；（4）画出实现的电路。
答案：（1）触发器数目为2（1分）；其状态转换图如图（1分）
新态卡诺图（1分）；次态卡诺图（2分）
状态方程：（2分） n n n n
n n Q Q Q Q Q Q 212211+2
=)+(= n n n Q Q Q 121+1=
（2）触发器的特性方程为n n n Q K Q J Q +=1+（1分）
Q 3
CLK
4
图Q 2Q 10101100100××1
+11+2n n Q Q Q 2Q 10101100×1+2Q Q 2
Q 1
01010
10×
1
+1n Q