EDA技术及应用实训报告
EDA技术及应用实训报告
桂林电子科技大学信息科技学院《EDA技术及应用》实训报告学号1252100301姓名指导教师：覃琴2014年4 月29 日实训题目：数字日历电路1 系统设计1.1 设计要求1.1.1 设计任务（1）用Verilog HDL语言设计出能够在EDA实训仪的I/O设备和PLD芯片实现的数字日历。
（2）数字日历能够显示年、月、日、时、分和秒。
（3）用EDA实训仪上的8只八段数码管分两屏分别显示年、月、日和时、分、秒，即在一定时间段内显示年、月、日（如20140101），然后在另一时间段内显示时、分、秒（如010101099），两个时间段能自动倒换。
（4）数字日历具有复位和校准年、月、日、时、分、秒的按钮，但校年和校时同用一个按钮，即在显示年、月、日时用此按钮校年，在显示时、分、秒时则用此按钮校时。
（5）体现创新部分1.1.2 性能指标要求1）数字电路能够在一定的时间内显示切换的功能，并且能手动校准年月日和时分秒2）具有复位和进位的功能3）能起到提示的作用，如闹钟或亮彩灯等。
1.2 设计思路及设计框图1.2.1设计思路如图1.2.2所示1） EDA实训箱上的功能有限，可以用到的有8支数码管和12个lED灯。
年、月、日和时、分、秒可以通过数码管显示，年月日和时分秒的切换可以通过拨动开关控制，校正可以通过按键实现。
2）输入的秒脉冲由DEA实训仪上的20MHZ晶振经过分频得到，秒脉冲经过60分频后产生1分钟脉冲信号，在经过60分频后产生1小时的脉冲信号，最后进行24分频，得到1天的脉冲送24进制的 cout输出。
在将两个60分频和一个24分频的输出送到送到数码管的译码器输入端，得到24小时的计时显示结果。
由此得到数字日历的计时器模块。
1.2.2设计框图cout cout秒脉冲图1.2.2数字钟的原理框图2 各个模块程序的设计2.1图1 1HZ秒脉冲的分频模块元件符号2.1输入的秒脉冲由EDA实训仪上的20MHZ晶振经过分频得到,设计一个输出频率为1HZ的秒脉冲。
eda技术实验报告
eda技术实验报告EDA技术实验报告引言EDA（Electronic Design Automation）技术是电子设计自动化的缩写，是现代电子设计中不可或缺的一环。
它通过计算机辅助设计，提高了电路设计的效率和质量。
本文将介绍EDA技术的背景、应用和实验结果。
背景随着电子产品的不断发展，电路设计变得越来越复杂，传统的手工设计已经无法满足需求。
EDA技术的出现填补了这一空白。
它利用计算机的强大计算能力和算法，帮助设计师完成电路设计、仿真、布局和验证等工作。
应用1. 电路设计EDA技术的核心应用是电路设计。
通过EDA工具，设计师可以绘制电路图、选择器件、进行参数设置等。
EDA工具还可以自动进行电路优化，提高电路性能。
2. 仿真验证在电路设计完成后，需要对电路进行仿真验证。
EDA技术可以提供准确的仿真结果，帮助设计师分析电路的性能和稳定性。
仿真验证可以帮助设计师发现潜在的问题，提前解决。
3. 物理布局物理布局是将电路逻辑转化为实际的物理结构。
EDA技术可以自动进行物理布局，优化电路的面积和功耗。
物理布局的好坏直接影响到电路的性能和可靠性。
4. 电路验证在电路设计完成后，需要进行电路验证，确保电路的正确性和可靠性。
EDA技术可以自动进行电路验证，提供准确的验证结果。
电路验证可以帮助设计师发现设计缺陷，提高电路的可靠性。
实验设计在本次实验中，我们选择了一款EDA工具进行实验。
首先，我们设计了一个简单的数字电路，包括与门和或门。
然后，利用EDA工具进行电路仿真和优化。
最后，对电路进行物理布局和验证。
实验结果通过实验，我们得到了以下结果：1. 仿真结果显示，设计的数字电路在不同输入条件下均能正确输出结果，验证了电路的正确性。
2. 通过优化算法，我们成功提高了电路的性能，减少了功耗和面积。
3. 物理布局结果显示，电路的布局紧凑，满足了设计要求。
4. 电路验证结果显示，电路的功能和性能均符合设计要求，验证了电路的可靠性。
eda技术实验报告
EDA技术实验报告1. 背景介绍EDA（Exploratory Data Analysis）是指探索性数据分析，是数据科学和机器学习中一项重要的任务。
通过EDA技术，我们可以对数据集进行可视化和统计分析，从而深入了解数据的特征和结构，为后续的数据处理和建模提供指导。
2. 实验目的本实验旨在通过使用EDA技术来分析一个给定的数据集，并从中获取有价值的信息。
通过实践，我们将深入了解EDA技术的应用和优势。
3. 实验步骤步骤1：导入数据首先，我们需要将实验所需的数据导入到Python的数据分析库中。
我们可以使用pandas库读取数据集，并将其存储为DataFrame对象，以便后续的分析和处理。
import pandas as pd# 读取数据集data = pd.read_csv('data.csv')步骤2：数据概览在进行数据分析之前，我们先要对数据进行整体的了解。
我们可以通过以下几个步骤来获取数据的概览信息：1.查看数据的前几行，了解数据的结构和格式。
data.head()2.查看数据的基本统计信息，包括均值、标准差、最小值、最大值等。
data.describe()3.检查数据中是否存在缺失值或异常值。
data.isnull().sum()步骤3：数据可视化EDA技术的核心之一是数据可视化。
通过可视化数据，我们可以更直观地理解数据的分布和关系。
下面是几种常用的数据可视化方法：1.直方图：用于展示数值型数据的分布情况，可以帮助我们了解数据的集中趋势和离散程度。
data['column'].plot.hist()2.散点图：用于展示两个数值型变量之间的关系，可以帮助我们发现数据的相关性。
data.plot.scatter(x='column1', y='column2')3.条形图：用于展示类别型数据的分布情况，可以帮助我们比较不同类别之间的差异。
eda实训总结
EDA实训总结随着科技的飞速发展，电子设计自动化（EDA）技术在当今的电子工程领域中扮演着越来越重要的角色。
为了提高我们的实践能力和对EDA技术的深入理解，学校为我们安排了为期一个月的EDA实训课程。
以下是我对这次实训的详细总结和心得体会。
一、实训目的与意义EDA实训的主要目的是让我们通过实际操作，掌握EDA工具的使用方法，了解电子设计的流程，培养我们的实践能力和创新思维。
这对我们未来从事电子工程相关工作具有重要的指导意义。
在实训过程中，我们不仅学习了EDA工具的基本操作，还通过完成各种设计任务，锻炼了我们的团队协作能力、问题解决能力和创新思维。
这些能力对于我们未来的职业发展都是非常重要的。
二、实训内容与过程实训内容主要包括EDA工具的学习和使用，以及基于这些工具完成实际的设计任务。
我们使用的EDA工具主要包括原理图设计工具、PCB设计工具、电路仿真工具等。
在实训初期，我们首先学习了这些工具的基本操作方法，包括原理图的绘制、元件的封装、电路板的布局布线等。
通过不断的练习，我们逐渐掌握了这些工具的使用技巧。
接下来，我们开始进行实际的设计任务。
我们分组进行，每组负责完成一个不同的设计项目。
在设计过程中，我们遇到了很多问题和挑战。
例如，原理图的绘制需要精确到每个元件的引脚连接，稍有差错就可能导致整个电路无法正常工作。
此外，电路板的布局布线也是一项非常考验耐心和技巧的工作。
我们需要根据元件的尺寸和连接方式，合理安排它们的位置，同时确保信号的传输路径尽可能短且不受干扰。
在面对这些问题时，我们通过查阅资料、请教老师和同学讨论等方式，逐步找到了解决问题的方法。
最终，我们成功完成了设计任务，并进行了电路板的制作和测试。
三、实训收获与体会通过这次EDA实训，我收获颇丰。
首先，我掌握了EDA工具的基本操作方法，为今后的学习和工作打下了坚实的基础。
其次，我通过实际的设计任务，锻炼了自己的团队协作能力和问题解决能力。
这些能力对于我未来的职业发展都是非常重要的。
EDA技术及应用实训报告
EDA技术及应用实训报告
1.设计自动化技术
设计自动化技术（Design Automation）是一项将新科技与新技术结合在一起的实际工程学科，它将工程设计和制造过程的各个方面进行自动建模、自动仿真、自动集成，从而实现对制造技术的模拟和控制，实现优化系统设计和提高设计效率的目的。
设计自动化是达到设计自动化的途径之一，它强调了“从设计中抽象出规则、流程、模型和算法”，并对它们进行自动化，从而克服了手动设计中的过程繁琐、重复劳动的缺点，为设计师提供了更快、更准、更节劳的方法。
2、EDA技术
EDA（电子设计自动化）是在电子产品设计的整个流程中使用计算机软件和硬件工具来实现设计自动化的过程，也称之为电子产品设计自动化（EDA）。
EDA技术已经发展到成熟阶段，&&主要用于电路板设计、电路仿真、CAD/CAM设计、电路布线和测试等领域。
EDA实训报告范文
EDA实训报告范文实训报告一、背景介绍本次实训的数据集是某电商平台的用户行为数据集，包括用户在平台上的浏览、搜索、点击、购买等行为。
数据集主要包括用户ID、时间戳、商品ID、行为类型、商品类目ID、品牌ID等字段。
二、目标通过对数据集进行EDA（探索性数据分析），了解用户行为的特征、用户购买行为的规律，为后续的用户行为预测和推荐系统构建提供参考。
三、数据预处理1. 缺失值处理：检查数据集中是否存在缺失值，若存在则根据缺失值的数量和特征的重要程度进行处理，常见的处理方式包括删除缺失值、用均值或中位数填充缺失值等。
2. 异常值处理：检查数据集中是否存在异常值，如超出合理范围的数值或不符合业务规则的数据等，对异常值进行处理，常见的处理方式包括删除异常值、修正异常值等。
3. 数据类型转换：将数据集中的时间戳字段转换为日期格式，方便进行时间序列分析。
四、数据分析1. 用户行为分析：统计不同行为类型的用户数量，分析用户在平台上不同行为的比例和趋势，如浏览、搜索、点击和购买的比例和变化趋势。
2. 用户购买行为分析：统计用户购买行为的频次和金额，分析用户的购买习惯，如平均购买频次、平均购买金额等。
3. 商品类目分析：统计不同商品类目的销量和点击量，分析用户对不同类目商品的偏好程度，如热门类目和冷门类目的情况。
4. 品牌分析：统计不同品牌的销量和点击量，分析用户对不同品牌的偏好程度，如热门品牌和冷门品牌的情况。
五、数据可视化为了更直观地展示数据分析的结果，可以使用各种图表进行数据可视化，例如柱状图、折线图、饼图等。
数据可视化可以帮助我们更清楚地了解数据的分布、趋势和关联性。
六、结论通过对数据集的分析，可以得出以下结论：1. 用户在平台上的浏览行为最多，购买行为最少。
2. 用户的购买频次和金额平均较低，说明用户对平台的忠诚度和消费力有待提高。
3. 部分商品类目和品牌受欢迎程度高，可以加大推广和宣传力度。
4. 需要进一步分析用户行为和购买行为的关系，挖掘用户购买的动机和推荐系统的改进点。
EDA实验报告完结版
EDA实验报告完结版一、实验目的本次 EDA 实验的主要目的是通过实际操作和设计，深入理解和掌握电子设计自动化（EDA）技术的基本原理和应用。
具体而言，包括熟悉 EDA 工具的使用方法，学会运用硬件描述语言（HDL）进行逻辑电路的设计与描述，以及通过综合、仿真和实现等流程，将设计转化为实际的硬件电路，并对其性能进行评估和优化。
二、实验环境本次实验所使用的 EDA 工具为_____，该工具提供了丰富的功能模块和强大的设计支持，包括原理图编辑、HDL 代码编写、综合、仿真和下载等。
实验所使用的硬件平台为_____开发板，其具备多种接口和资源，便于对设计的电路进行实际验证和测试。
三、实验内容1、基本逻辑门电路的设计与实现使用 HDL 语言（如 Verilog 或 VHDL）设计常见的基本逻辑门电路，如与门、或门、非门等。
通过编写代码，对逻辑门的输入输出关系进行描述，并进行综合和仿真，验证设计的正确性。
2、组合逻辑电路的设计与实现设计并实现较为复杂的组合逻辑电路，如加法器、减法器、编码器、译码器等。
运用 HDL 语言描述电路的功能，进行综合和仿真，确保电路在各种输入情况下的输出结果符合预期。
3、时序逻辑电路的设计与实现设计常见的时序逻辑电路，如计数器、寄存器、移位寄存器等。
在设计过程中，考虑时钟信号、同步复位和异步复位等因素，通过仿真验证时序逻辑的正确性，并对电路的性能进行分析。
4、有限状态机（FSM）的设计与实现设计一个有限状态机，实现特定的功能，如交通信号灯控制器、数字密码锁等。
明确状态转移条件和输出逻辑，通过编写 HDL 代码实现状态机，并进行综合和仿真，验证其功能的准确性。
5、综合与优化对设计的电路进行综合，生成门级网表，并通过优化工具对电路进行面积、速度等方面的优化，以满足特定的设计要求。
6、硬件实现与测试将综合后的设计下载到硬件开发板上，通过实际的输入输出信号，对电路的功能进行测试和验证。
观察电路在实际运行中的表现，对出现的问题进行分析和解决。
eda实习报告
eda实习报告一、实习概况我在xxx公司进行了为期两个月的EDA工具的实习。
在实习期间，我主要负责对公司EDA工具的测试与优化，参与了多个项目的研发，并对公司的EDA工具有了更深入的了解。
二、实习内容1.测试与优化在实习期间，我主要负责对公司的EDA工具进行测试与优化。
通过对EDA工具使用场景的模拟和错误数据的引入，我发现了一些潜在的问题，并给出了优化建议。
通过与开发团队的沟通和合作，我参与到了多个版本的升级和维护，帮助公司的EDA工具在长期使用过程中具有更高的稳定性和可靠性。
2.项目研发我也参与了公司多个项目的研发。
在项目的初期，我主要负责需求分析和功能设计。
在需求分析环节，我通过与客户的交流了解其需求，并将之转化为可执行的需求文档；在功能设计环节，我根据需求文档和业界标准，设计了完整的功能逻辑图和实现流程。
在项目的后期，我则负责对代码和文档的完善和修改，确保项目的质量和效率。
三、工作收获在这次实习中，我收获了很多技术和经验。
首先，我掌握了EDA工具的基础原理和应用场景，在对公司的EDA工具进行测试和优化的过程中，得到了很多实践经验和真知灼见。
同时，我也掌握了一定的代码调试和优化技巧，在项目研发的过程中，能够较快地解决一些常见问题。
其次，我感受到了团队合作的重要性。
在每个项目中，我都需要与开发团队、测试团队和客户进行良好的沟通和协作。
通过这个过程，我学会了如何倾听和表达，如何与他人合作，以及如何分析和解决问题。
最后，我认为行动力和自我学习精神是一名工程师必备的素质。
在工作中，我需要快速适应各种场景和环境，积极主动地解决问题和提高自己的技术。
通过不断学习和尝试，我对EDA工具和项目研发的理解更加深刻和全面。
四、总结通过这次实习，我对EDA工具和项目研发有了更深入的了解，更全面的认识了工程师需要具备的素质和能力，并提升了自己的技能和经验。
我相信，这次实习对我未来的学习和发展具有很大的帮助和启示。
EDA实验报告
EDA实验报告一、引言EDA（Exploratory Data Analysis）是一种数据分析的方法，旨在通过可视化和统计方法探索数据集的潜在模式、特征和异常值。
本实验旨在通过使用EDA技术，对给定的数据集进行分析和解释，以揭示数据集中的有意义信息。
二、数据集介绍本实验使用的数据集是关于某公司员工的绩效评估数据。
数据集包含几个重要变量，如员工的工作满意度、绩效评估得分、月均工作小时数等，共计有10个变量。
其中，工作满意度（satisfaction_level）和绩效评估得分（last_evaluation）为连续变量，而其他变量为离散变量。
三、数据预处理在进行EDA之前，我们首先对数据集进行了预处理。
具体步骤如下：1. 查看缺失值：通过使用缺失值检测方法，我们发现数据集中没有任何缺失值。
2. 删除重复值：通过检查数据集中的重复值，我们删除了其中的重复数据。
3. 处理异常值：通过使用离群值检测方法，我们发现某些变量存在异常值。
为了保证数据的准确性和可靠性，我们决定剔除这些异常值。
四、数据探索在进行EDA之前，我们首先对数据集中的各个变量进行了分布统计和描述性分析。
其中，我们计算了各个变量的平均值、中位数、标准差等统计指标，并绘制了直方图、箱线图和相关系数矩阵等图形。
1. 工作满意度分布通过对工作满意度进行可视化，我们发现该变量呈现近似正态分布的趋势，大部分员工的工作满意度集中在0.6-0.8之间。
2. 绩效评估得分分布通过对绩效评估得分进行可视化，我们发现该变量呈现双峰分布的特点，大部分员工的绩效评估得分集中在0.5-0.7和0.8-1.0之间。
3. 员工离职情况分析通过对离职率进行可视化，我们发现离职率大约为24%。
同时，我们还分析了不同离职情况下的其他变量的分布情况，发现离职员工的工作满意度明显低于未离职员工。
4. 关键变量相关性分析通过计算各个变量之间的相关系数，我们发现工作满意度与绩效评估得分呈现正相关关系，而与其他变量之间的相关性较弱。
eda实训报告(全)
《EDA技术及其应用》实训报告班级电信一班姓名 xxxx学号 103001231 指导教师 xxxx2012年05月21 日xxxxxxxx学院10级机械电子工程系目录1.1 课题 (3)1.2 实验的目的及意义 (3)1.3 实验的内容及要求 (3)1.4 实验的地点 (3)1. 5 实验的器材 (3)1. 6 实验设计思想 (3)1. 7 各模块的设计程序和元件介绍 (3)1. 8 实验感想 (11)1.1实验的课题：万年历1.2实验的目的及意义：（1）掌握EDA技术及FPGA技术的开发流程。
（2）掌握系统设计的方法和层次化设计的方法。
（3）掌握QuartusII软件的使用方法。
（4）掌握VHDL语言的程序设计、编写、编译和错误修改。
（5）掌握熟悉EDA实验箱的各个模块（6）掌握EDA试验箱与pc机的连接、下载和引脚绑定的全过程和方法，实现功能仿真。
1.3 实验的内容及要求：（1）实现年、月、日、时、分、秒的显示并具有闰年判断计数的功能（2）在试验箱上通过按键实现年月日和时分秒的显示切换。
（3）利用试验箱和pc机进行功能测试并实现万年历的显示功能。
1.4 实验的地点：郑州信息科技职业学院EDA实验室1.5 实验的器材：硬件：计算机、EDA试验箱软件：QuartusII软件1.6 实验设计思想:将万年历分为各个模块分项处理，每个小模块实现一个小的功能，最后在万年历的顶层文件中将各个模块整好在一起，实现万年历的整体功能。
这是万年历实验整体的设计思想。
其中组成模块有：秒计时模块cnt60、分计时模块cnt60、时计时模块cnt24、日计时模块tian、月计时模块yue、年计时模块nian、调整模块tz、控制模块mux21，然后在顶层文件中连接个各个模块组成万年历的完整连接图，之后再pc机上进行编译，完成引脚绑定再下载到实验箱上，根据程序内容及引脚绑定通过按键控制和led 灯的显示最终完成测试。
1.7各模块设计：1、秒分时、年月日、调整模块、控制模块设计程序（1）秒计时模块cnt60（六十进制计数器）程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity CNT60 isport( CLK:in std_logic;CQ1,CQ2:out std_logic_vector(3 downto 0);COUT:OUT std_logic);end entity CNT60;architecture art of CNT60 issignal s1,s2:std_logic_vector(3 downto 0);beginprocess(clk)beginIF clk'event AND clk='1' then S1<=S1+1;IF S1=9 THEN S1<="0000"; S2<=S2+1; END IF;IF s2=5 AND S1=9 then s1<="0000"; s2<="0000"; COUT<='1';else COUT<='0'; end if;end if;CQ1<=S1; CQ2<=S2;end process;END art;将程序用QuartusII软件编译之后生成的cnt60模块元件如图所示：（此模块实现六十进制计数，用它实现分和秒功能）（2）分计时模块cnt60：（六十进制计数器）分计时模块和秒计时秒快一样，同样是用六十进制计数器cnt60，程序和生成元件同上所述。
《EDA技术与应用》实训报告
《EDA技术与应用》实训报告学号姓名指导教师：2010 年11 月16 日实训题目：交通灯控制电路的设计1.系统设计1.1 设计要求1.1.1 设计任务用EDA实训仪实现交通灯控制电路设计，用LED显示东西、南北方向红灯、绿灯和黄灯情况，并在数码管上显示倒计时时间，整个控制电路符合实际交通道路控制要求。
1.1.2 技术要求①用EDA实训仪上的2只八段数码管分别显示道路东西和南北通行和禁止的倒计时时间。
②能设置道路东西和南北两侧通行和禁止的倒计时时间，最大设置时间为99秒，最小设置时间为1秒。
③交通灯用红、绿、黄三种发光二极管（LED）显示控制的结果。
④红、绿、黄灯显示的次序应符合实际交通道路控制的要求。
1.2 方案论证1.2.1 总体思路总体设计思路框图：CLK时钟分频模块控制模块倒计时模块LED显示数码管根据交通灯控制要实现的功能，使用设计一个清零键实现清零恢复到初始状态，设计一个使能键实现对交通灯的运行和停止。
一个方向的3种等灯按如下顺序点亮，并往复循环：绿灯——黄灯——红灯。
为了实现黄灯亮时可以闪烁，专门设计控制黄灯的程序。
每种灯亮的时间采用一个减法计数器进行计数，计数器用与执法设计，这样只需改变预置数据就能改变计数器的模。
倒计时用2个数码管分别交替显示数据。
1.2.2 设计方案2．各个模块程序的设计①分频器的设计该模块将2kH z的脉冲信号进行分频，产生１s的方波，作为系统的时钟计时脉冲信号。
②控制电路该模块主要是整个电路控制系统，通过使能端接受信号开始工作，初始化后接受来自数码管输出的反馈进行下一次灯亮，并控制数码管显示倒计时以及对交通灯初始化的控制。
③黄灯闪烁控制电路为了使黄灯实现闪烁功能特将黄灯单独设置一个模块，将情况分为3种，实现东西、南北方向黄灯闪烁和全灭。
④倒计时电路根据控制信号，驱动交通信号以及倒计时数码管的显示以及使能控制。
3．制作与调试过程打开QuartusⅡ软件，对程序编译成功后下载到EDA试验箱。
eda技术及应用实训报告
eda技术及应用实训报告什么是EDA技术以及其应用。
1. 介绍EDA技术EDA（Exploratory Data Analysis）技术是一种探索性数据分析方法，其主要目的是通过可视化和统计工具来揭示数据中的模式、结构和异常以及数据间的关系。
EDA技术利用统计学和数据可视化技术，帮助分析人员更好地了解数据，为后续的数据分析和模型建立提供基础。
2. EDA技术的步骤及方法- 收集数据：EDA的第一步是收集数据。
数据可以来自各种渠道，包括实验、观察、调查等。
收集到的数据应该能够代表所研究的现象，并且有一定的数据质量。
- 数据清洗：在进行EDA之前，需要对数据进行清洗，包括处理缺失值、异常值和重复值等。
清洗后的数据能够避免在分析过程中出现错误和误导性的结果。
- 描述性统计分析：描述性统计分析是EDA的核心环节之一，通过计算和可视化来描述数据的分布、中心位置和离散程度等。
常用的描述性统计方法包括均值、中位数、方差、标准差等。
- 数据可视化：数据可视化是EDA的重要手段，通过图表和图形来展现数据的特征、模式和关系。
常见的数据可视化工具包括直方图、散点图、箱线图等。
数据可视化能够帮助发现数据中的隐藏信息和趋势。
- 探索性模型：在EDA过程中，可以根据数据的模式和关系构建一些简单的模型，如线性回归模型、聚类模型等。
这些模型能够进一步帮助理解和预测数据。
- 解释和结论：最后，根据EDA的结果进行解释和结论。
通过对数据的深入理解，可以从中提取出洞察和结论，为后续的决策和行动提供依据。
3. EDA技术的应用- 数据探索：EDA技术广泛应用于数据科学领域，帮助分析人员在数据集中发现有趣的模式和关系。
它能够帮助人们了解数据，提取关键特征，并进行初步的数据调整或预处理，为后续的分析和建模提供指导。
- 故障检测：EDA技术可以用于检测数据中的异常和故障。
通过可视化方法，可以检测到异常值、离群点和数据质量问题，并及时采取纠正措施。
EDA技术及应用实验报告
EDA技术及应用实验报告摘要：EDA（Electronic Design Automation），即电子设计自动化，是一种用于半导体芯片设计的计算机辅助设计工具。
本实验通过对EDA技术的学习和应用，了解了EDA在电路设计中的重要性和实际应用。
1.引言电子设计自动化（EDA）是为了提高电子电路设计的效率和质量而发展的一种计算机辅助设计工具。
本实验通过学习EDA技术的相关知识和应用实例，深入了解EDA在电路设计中的应用及其优势。
2.EDA技术的基本原理EDA技术是通过计算机辅助分析、合成和验证电路的工具。
它包括电路仿真、布局布线、逻辑综合等多个方面。
其中，电路仿真是通过计算机模拟电路的工作原理和特性；布局布线是将电路逻辑设计映射为实际的物理设计；逻辑综合是将逻辑电路转换为门级或者布尔级电路。
3.EDA技术在电路设计中的应用3.1电路仿真电路仿真是一个重要的EDA技术应用，通过仿真可以验证电路的运行情况，提前发现并解决潜在的问题，从而降低设计风险和成本。
3.2布局布线布局布线是指将逻辑电路映射为物理电路的过程。
通过EDA工具的自动布局布线功能，可以将逻辑电路转换为最优的电路布线，减少电路面积和功耗，并提高电路的稳定性和性能。
3.3逻辑综合逻辑综合是将高级语言描述的逻辑电路转换为可实现的门级或布尔级电路。
通过EDA工具的逻辑综合功能，可以快速生成电路的逻辑结构，避免手工设计过程中的错误和繁琐性。
4.实验设计及结果本实验选取了一款集成电路芯片设计作为实验对象，使用EDA工具进行电路仿真、布局布线和逻辑综合三个方面的实验。
4.1电路仿真实验在电路仿真实验中，我们首先通过EDA工具搭建了待仿真的电路原理图，然后设置仿真条件和参数，运行仿真，并得到了仿真结果。
仿真结果显示，电路工作正常，符合预期。
4.2布局布线实验在布局布线实验中，我们将电路的逻辑设计转换为物理设计，通过EDA工具的自动布局布线功能进行布局布线。
EDA实验报告
EDA实验报告一、实验目的本次 EDA 实验的主要目的是熟悉电子设计自动化（EDA）软件的使用，掌握数字电路的设计、仿真和实现流程，提高对数字逻辑电路的理解和设计能力。
二、实验设备与环境1、计算机一台2、 EDA 软件（如 Quartus II 等）三、实验原理1、数字逻辑基础数字电路中的基本逻辑门包括与门、或门、非门、与非门、或非门等。
通过这些基本逻辑门的组合，可以实现各种复杂的数字逻辑功能。
2、组合逻辑电路组合逻辑电路的输出仅取决于当前的输入，不存在存储单元。
常见的组合逻辑电路有加法器、编码器、译码器等。
3、时序逻辑电路时序逻辑电路的输出不仅取决于当前的输入，还与电路的过去状态有关。
常见的时序逻辑电路有计数器、寄存器等。
四、实验内容1、设计一个简单的加法器使用基本逻辑门设计一个两位加法器，输入为两个两位的二进制数A 和 B，输出为它们的和 S 以及进位 C。
2、设计一个 4 位计数器实现一个 4 位的计数器，能够在时钟信号的上升沿进行计数，计数范围为 0 到 15。
3、设计一个数码管显示译码器将输入的 4 位二进制数转换为数码管的 7 段显示编码，实现数字 0 到 9 的显示。
五、实验步骤1、加法器设计（1）打开 EDA 软件，创建一个新的项目。
（2）使用原理图输入方式，绘制出加法器的逻辑电路图，包括两个半加器和一个或门。
（3）对设计进行编译，检查是否存在语法错误。
（4）创建仿真文件，设置输入信号的激励，进行功能仿真，观察输出结果是否符合预期。
2、计数器设计（1）在项目中新建一个模块，使用 Verilog HDL 语言描述计数器的功能。
（2）编写测试代码，对计数器进行仿真验证。
（3）将计数器下载到硬件开发板上，通过观察实际的输出结果验证其功能。
3、数码管显示译码器设计（1）同样使用原理图输入方式，设计数码管显示译码器的逻辑电路。
（2）进行编译和仿真，确保译码器的功能正确。
（3）将译码器与计数器连接起来，实现数码管的动态显示。
EDA实习报告
篇一：eda实习报告中国地质大学（武汉）实习名称：专业：班级序号：姓名：指导教师：实验一 3/8 译码器的实现一．实验目的1．学习quartusⅱ的基本操作；2．熟悉教学实验箱的使用；3．设计一个3/8 译码器；4．初步掌握vhdl语言和原理图的设计输入，编译，仿真和调试过程；二．实验说明.本次实验要求应用vhdl语言实现一个3/8 译码器。
3/8 译码器的逻辑功能如下：本实验要求使用vhdl语言描述3/8译码器，并在实验平台上面实现这个译码器。
描述的时候要注意vhdl语言的结构和语法，并熟悉quartusⅱ的文本编辑器的使用方法。
尝试使用不同的vhdl语言描述语句实现3/8译码器，并查看其rtl结构区别，理解不同描述方法对综合结果的影响。
将程序下载到实验箱上分别用按键和led作为输入和输出对结果进行验证，进一步熟悉所用eda实验箱系统。
所用器件eda实验箱、ep1k10tc100-3器件。
三．实验步骤按照教学课件《quartus ii 使用方法》，学习quartusⅱ软件的使用方法：1．在windows 界面双击quartusⅱ图标进入quartusⅱ环境；2．单击file 菜单下的new project wizard: introduction 按照向导里面的介绍新建一个工程并把它保存到自己的路径下面。
）3．单击file 菜单下的new，选择vhdl file，后单击ok，就能创建一个后缀名为.vhd （*.bdf）的文本（原理图）文件。
此vhd文件名必须与设计实体名相同。
另外，如果已经有设计文件存在，可以按file 菜单里面的open 来选择你的文件。
4. 输入完成后检查并保存，编译。
5. 改错并重新编译；6. 建立仿真波形文件并进行仿真。
单击 file 菜单下的 new，选择 vector waveformfile，单击 ok，创建一个后缀名为*.vwf 的仿真波形文件，按照课件上的方法编辑输入波形，保存，进行仿真，验证仿真结果是否正确；7. 选择器件及分配引脚，重新编译；8. 根据引脚分配在试验箱上进行连线，使用 led 进行显示；9. 程序下载，观察实验结果并记录；四．实验要求1．用vhdl语言编写3/8译码器；2．编写3/8译码器模块的源程序；3．在quartusii 平台上仿真；4．在实验板上面实现这个3/8译码器。
EDA技术及应用实验报告(完整版纯手打)
《EDA技术及应用》实验报告系部：指导教师：学号：姓名：实验一点亮LED设计一、实验目的通过此实验让用户逐步了解、熟悉和掌握FPGA开发软件QuartusII的使用方法及Verilog HDL的编程方法。
本实验力求以详细的步骤和讲解让读者以最快的方式了解EDA技术开发以及软件的使用，从而快速入门并激起读者对EDA技术的兴趣。
二、实验容SmartSOPC实验箱上有8个发光二极管LED1~8，并分别与FPGA的50、53~55、176和47~49引脚相连。
本实验的容是建立可用于控制LED亮/灭的简单硬件电路，要求点亮SmartSOPC实验箱上的4个发光二极管（LED1、LED3、LED5和LED7）。
三、实验原理FPGA器件同单片机一样，为用户提供了许多灵活独立的输入/输出I/O口（单元）。
FPGA每个I/O口可以配置为输入、输出、双向I/O、集电极开路和三态门等各种组态。
作为输出口时，FPGA的I/O口可以吸收最大为24mA的电流，可以直接驱动发光二极管LED等器件。
所以只要正确分配并锁定引脚后，在相应的引脚上输出低电平“0”，就可以实现点亮该发光二级管的功能。
四、实验步骤1、启动Quarters II建立一个空白工程，命名为led_test.qpf。
然后分别建立图形设计文件，命名为led_test.bdf，以及文本编辑文件led1.v，将他们都添加进工程中。
2、对工程进行设计。
在led1.v中输入程序代码，并保存，进行综合编译，若在编译中发现错误，则找出并更正错误，直至编译成功为止。
从设计文件中创建模块，由led1.v生成名为led1.bsf的模块符号文件。
在led_test.bdf中任意空白处双击鼠标左键，将symbol对话框中libraries：project下的led1模块添加到图形文件led_test.bdf中，加入输入、输出引脚，双击各管脚符号，进行管脚命名。
完整的顶层模块原理图如下图所示。
基于eda的实训心得_eda实训报告怎么写（精选17篇）
基于eda的实训心得_eda实训报告怎么写（精选17篇）基于eda的实训心得_eda实训报告怎么写篇1不到一周的EDA实训就这样结束了，虽然时间有些短暂，学习的有些仓促，但是这次实训我是认真的。
我没有像以往一样单一的照猫画虎，没有等待着参考别人的成果，而是一边画电路图，一边分析原理，遇到不会的，自己先勇于尝试，然后与同学交流。
虽然有很多地方仍然不是很明白，但是自己至少尽心尽力了。
初次使用Multisim软件，加之又是英文版的，会很吃力，我们可能找不准元器件，可能因不懂它的属性而用错，像这样的问题不是没出现过，就在完成实训第一题目时这些错误就出现了。
当时因为用错电阻的属性，导致仿真出的波形与别人不同，然而这个问题在当时困扰了我和同学很久，一直找不出问题出在哪里，后来还好有老师的指导，才找出问题的所在(我们用的是电流型电阻)。
实训内容包括了对电路、模拟电子、数字电路的简单操作，我们通过Multisim软件画出电路图，用虚拟的仪表对电路参数进行测量，用虚拟示波器对电路输入输出波形进行观测，这不仅让我们熟悉使用该软件，同时体验软件仿真在电路分析中的重要作用，利用该软件不仅可以准确测量各参量，还可帮助我们测试电路的性能。
它确实很方便实用。
虽然有了这种强大软件的帮助，但是对于我们这些初学者来说，必须学会自己分析电路原理，来判断测试结果。
电路、模电、数电是一年前学的，或许是因时间长，好多知识点被遗忘了，或许是当时就没将这三门功课学好，对知识点的生疏，导致实训的进行并不是很顺利，有时半天分析不出一个原理图。
实训时间很短，该软件的学习过程还很长，我不希望自己因实训结束而停止对其的认识和学习。
写到这，我想起前几天一位留学回国的姐说过的话：“你现在所学的那些专业软件，你必须深入了解和学习;就学校进行一到两礼拜的学习是远远不够的，自己课后必须加强学习”。
之前的实训机会已经被荒废了，现在的机会自己应该好好珍惜。
大学的美好时光所剩不多，如果觉得自己之前没有尽心尽力，那么接下来的时间自己好好珍惜吧。
EDA实训报告总结
实训心得短暂的一周实训已经过去了，对于我来说这一周的实训赋予了我太多实用的东西了，不仅让我更深层次的对课本的理论知识深入了理解，而且还让我对分析事物的逻辑思维能力得到了锻炼，提高了实际动手能力，下面谈一下就这一周实训中我自己的一些心得体会。
一周的实训已经过去了，我们在老师提供的实践平台上通过自己的实践学到了很多课本上学不到的宝贵东西，熟悉了对quartus ⅱ软件的一般项目的操作和学到了处理简单问题的基本方法，更重要的是掌握了vhdl语言的基本设计思路和方法，我想这些会对我今后的学习起到很大的助推作用。
此外，还要在今后的课本理论知识学习过程中要一步一个脚印的扎实学习，灵活的掌握和运用专业理论知识这样才能在以后出去工作的实践过程中有所成果。
最后还要感谢学校为我们提供这样专业的实践平台还有瓮老师在一周实训以来的不断指导和同学的热情帮助。
总的来说，这次实训我收获很大。
同时，感谢大专两年来所有的老师，是你们为我解惑受业，不仅教授我专业知识，更教会我做人的道理。
这次eda实训让我感觉收获颇多，在这一周的实训中我们不仅巩固了以前学过的知识，而且还学到了怎样运用ｅｄａ设计三种波形的整个过程和思路，更加强了我们动手能力，同时也提高了我们的思考能力的锻炼，我们在写程序的同时还要学会要改程序，根据错误的地方去修改程序。
本文基于verilog hdl的乒乓球游戏机设计，利用verilog hdl语言编写程序实现其波形数据功能在分析了cpld技术的基础上，利用cpld开发工具对电路进行了设计和仿真，从分离器件到系统的分布，每一步都经过严格的波形仿真，以确保功能正常。
从整体上看来，实训课题的内容实现的功能都能实现，但也存在着不足和需要进一步改进的地方，为我今后的学习和工作奠下了坚实的基础。
通过此次的实训课题，掌握了制作乒乓球游戏机技术的原理及设计要领，学习并掌握了可编程逻辑电路的设计，掌握了软件、cpld元件的应用，受益匪浅，非常感谢瓮老师这一学期来的指导与教诲，感谢老师在学习上给予的指导，老师平常的工作也很忙，但是在我们学习的过程中，重来没有耽搁过，我们遇到问题问他，他重来都是很有耐心，不管问的学生有多少，他都细心的为每个学生讲解，学生们遇到的不能解决的，他都配合同学极力解决。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
桂林电子科技大学信息科技学院《EDA技术及应用》实训报告学号1252100301姓名指导教师：覃琴2014年4 月29 日实训题目：数字日历电路1 系统设计1.1 设计要求1.1.1 设计任务（1）用Verilog HDL语言设计出能够在EDA实训仪的I/O设备和PLD芯片实现的数字日历。
（2）数字日历能够显示年、月、日、时、分和秒。
（3）用EDA实训仪上的8只八段数码管分两屏分别显示年、月、日和时、分、秒，即在一定时间段内显示年、月、日（如20140101），然后在另一时间段内显示时、分、秒（如010101099），两个时间段能自动倒换。
（4）数字日历具有复位和校准年、月、日、时、分、秒的按钮，但校年和校时同用一个按钮，即在显示年、月、日时用此按钮校年，在显示时、分、秒时则用此按钮校时。
（5）体现创新部分1.1.2 性能指标要求1）数字电路能够在一定的时间内显示切换的功能，并且能手动校准年月日和时分秒2）具有复位和进位的功能3）能起到提示的作用，如闹钟或亮彩灯等。
1.2 设计思路及设计框图1.2.1设计思路如图1.2.2所示1） EDA实训箱上的功能有限，可以用到的有8支数码管和12个lED灯。
年、月、日和时、分、秒可以通过数码管显示，年月日和时分秒的切换可以通过拨动开关控制，校正可以通过按键实现。
2）输入的秒脉冲由DEA实训仪上的20MHZ晶振经过分频得到，秒脉冲经过60分频后产生1分钟脉冲信号，在经过60分频后产生1小时的脉冲信号，最后进行24分频，得到1天的脉冲送24进制的 cout输出。
在将两个60分频和一个24分频的输出送到送到数码管的译码器输入端，得到24小时的计时显示结果。
由此得到数字日历的计时器模块。
1.2.2设计框图coutcout秒脉冲图1.2.2数字钟的原理框图2 各个模块程序的设计2.1图1 1HZ 秒脉冲的分频模块元件符号2.1输入的秒脉冲由EDA 实训仪上的20MHZ 晶振经过分频得到,设计一个输出频率为1HZ 的秒脉冲。
图1是1HZ 秒脉冲的分频模块元件符号显示器 显示器显示器20MHZ 晶振六十进制计数器（分）六十进制计数器（分） 二十四进制计数器（时）校时电路分频器输 入 电 路图1 1HZ秒脉冲的分频模块元件符号2.2 图2是cnt24与cnt60模块设计的元件符号图2 cnt24与cnt60模块的元件符号2.3 图3是计时器设计原理图clk秒时钟输入端，clrn清除输入端，低电平有效；jm、jf 、js分别是校秒、校分和校时的输入端，下降沿有效；qm[7..0]、qf[7..0]和qs[7..0]分别是秒、分、和时的输出端；cout是“天”脉冲输出端。
2.4数字日历电路的设计数字电路原理图包括包括计时器模块（jsq）、年月日模块（nyr2014）、控制模块（cour）、校时选择模块（xs_6）、显示选择模块（mux_16）和流水灯（LED）提示模块。
图4是数字日历设计的原理图。
图4是数字日历设计的原理图2.5控制模块的设计图5是控制模块的元件符号图5 控制模块的元件符号clk是1s时钟输入端;k1和k2是控制输入端，k是控制输出端。
k1k2=00或11时是自动显示模块，控制数码器用8s钟时间显示年月日8s显示时分秒，k1k2=01时仅控制显示时分秒，同时用j1、j2、j3校秒、校分和校时，k1k2=10时，仅显示年、月、日，同时用j1、j2、j3校年、校月和校日。
2.6校时选择模块的设计校时选择模块的元件符号如图6所示。
k是控制输入端，k=0是,控制将校时按钮j1、j2和j3的信号分别分别送到计时器模块的jm、jf、js,k=1时校时按钮j1、j2、j3的信号分别送到年月日模块的jr、jy、jn。
图6校时选择模块的元件符号2.7显示选择模块图7是显示选择模块的元件符号。
k是控制输入端，K=0时，控制将计时器模块送来的qm[7..0]、qf[7..0]、和qs[7..0]状态信号送到数码管显示。
k=1时将年月日送来的qr[7..0]、qy[7..0]、qn[7..0]状态信号送到数码管显示。
图7 显示选择模块的元件符号2.8流水灯提示模块的设计图8是流水灯提示模块的元件符号。
clk是一秒钟输入端，K是控制输入端，qy[7..0]（月）、qr[7..0]（日）是状态信号送到数码管显示。
qo[11..0]是输出的流水灯图8 流水灯提示模块的元件符号3 调试过程当数字日历得所有模块编译成功后我首次下载到实训箱上时，它并不能实现进位的功能，经调整。
数字日历的各基本功能通实现后，在其基础上新增了彩灯控制模块。
经过逐条编写和更正。
程序最终通过编译并能顺利下载到实训箱上进行验证。
4 功能测试4.1 测试仪器与设备EDA实训箱4.2 性能指标测试当所设定的生日到时流水灯能顺利的实现该提示功能，不过自动显示模块还是没能很准确的进行累加，该功能的延时时间超出了设计的时间。
5 实训心得体会从陌生到熟悉，我基本上的摸清了QuartusII9.0的用法。
并逐渐掌握了verilog HDL语言的规则。
并能编写简单的程序。
经过查找资料和各个老师的耐心指导。
我完成了数字日历电路的设计。
不仅添加了创新部分，还在EDA实训仪上成功实现了它的彩灯旋转功能。
并用一个拨动开关来控制灯的亮灭。
记得刚开始拿到实训课题时，我那一脸的茫然，不知从哪儿入手。
来回跑了图书馆好几趟，最后跟着舍友起步。
从编写代码开始，经编译后逐个查找错误并纠正。
几番波折，最终完成了数字日历的设计和添加了创新功能。
通过此次EDA实训我熟练的掌握了QuartusII9.0软件，并能通过波形仿真更加透彻的掌握了程序与该设计。
从编程到生成元器件再到波形仿真和成功下载，给我的最大体会是一步一个脚印，付出总会有回报的。
6 参考文献【1】EDA技术与应用江国强【2】EDA技术与verilog设计王金明冷自强附录附录1：仿真波形图（部分模块）cnt24模块仿真波形图nyr模块仿真波形图附录2:程序清单2.1 分频器模块module s_1 ( clk,cout);input clk;reg [24:0] q;output reg cout;always @(posedge clk)beginif (q==20000000-1) q=0; //1selse q=q+1;if(q<=10000000-1) cout=1; //0.5selse cout=0;endEndmodule2.2 cnt24计数器源程序module cnt24(clk,clrn,j,q,cout); //clk秒时钟输入端，clrn清除输入端，cout“天”脉冲输出端input clk,clrn,j; //j校时输入端，output reg [7:0] q;output reg cout;always @ (posedge clk^j or negedge clrn) //j与时钟输入端clk异或就可以达到校时的作用beginif (~clrn) q=0; //低电平有效else beginif (q=='h23) q=0;else q=q+1;if (q[3:0]=='ha) beginq[3:0]=0; q[7:4]=q[7:4]+1; endif (q=='h23) cout=1;else cout=0;endendendmodule2.3 cnt60计数器源程序module cnt60(clk,clrn,j,q,cout);input clk,clrn,j;output reg [7:0] q;output reg cout;always @ (posedge clk^j or negedge clrn) beginif (~clrn) q=0;else beginif (q=='h59) q=0;else q=q+1;if (q[3:0]=='ha) beginq[3:0]=0; q[7:4]=q[7:4]+1; endif (q=='h59) cout=1;else cout=0;endendendmodule2.4 年月日模块module nyr2014(clrn,clk,jn,jy,jr,qn,qy,qr); input clrn,clk,jn,jy,jr;output [15:0] qn;output [7:0]qy,qr;reg [15:0] qn;reg[7:0] qy,qr;reg clkn,clky;reg[7:0] date;reg clkn1, clkn2 , clkn3;initial begin clkn1=1; clkn2=2 ; clkn3=1;endinitial begin qn='h2000;qy=1;qr=1;endalways @ (posedge (clk^jr) or negedge clrn) beginif (~clrn) qr=1;else beginif (qr==date) qr=1;else qr=qr+1;if (qr[3:0]=='ha) beginqr[3:0]=0; qr[7:4]=qr[7:4]+1; endif (qr==date) clky=1;else clky=0;endendalways @ (posedge clky^jy or negedge clrn)beginif (~clrn) qy=1;else beginif (qy=='h12) qy=1;else qy=qy+1;if (qy[3:0]=='ha) beginqy[3:0]=0; qy[7:4]=qy[7:4]+1; endif (qy=='h12) clkn=1;else clkn=0;endendalwaysbegincase(qy)'h01: date='h31;'h02: beginif ((qn/4==0)&(qn/100!=0)|(qn/400==0)) date='h29; else date='h28;end'h03: date='h31;'h04: date='h30;'h05: date='h31;'h06: date='h30;'h07: date='h31;'h08: date='h31;'h09: date='h30;'h10: date='h31;'h11: date='h30;'h12: date='h31;default :date='h30;endcaseendalways @ (posedge (clkn^jn) or negedge clrn) beginif (~clrn) qn[3:0]=0;else begin if (qn[3:0]==9) qn[3:0]=0; else qn[3:0]= qn[3:0]+1;if (qn[3:0]==9) clkn1=0;else clkn1=1;endendalways @ (posedge clkn1 or negedge clrn)beginif (~clrn) qn[7:4]=0;else begin if (qn[7:4]==9) qn[7:4]=0; else qn[7:4]=qn[7:4]+1;if (qn[7:4]==9) clkn2=0;else clkn2=1;endendalways @ (posedge clkn2 or negedge clrn)beginif (~clrn) qn[11:8]=0;else begin if (qn[11:8]==9) qn[11:8]=0; else qn[11:8]= qn[11:8]+1;if (qn[7:4]==9) clkn3=0;else clkn3=1;endendalways @ (posedge clkn3 or negedge clrn)beginif (~clrn) qn[15:12]=2;else if (qn[15:12]==9) qn[15:12]=0;else qn[15:12]= qn[15:12]+1;endEndmodule2.5 校时选择模块module xs_6(k,jm,jf,js,jr,jy,jn,j1,j2,j3); //k是控制输入端input k,j1,j2,j3;output reg jm,jf,js,jr,jy,jn;alwaysBeginif (k==0) {jm,jf,js}={j1,j2,j3};//k=0是,控制将校时按钮j1、j2和j3的信号分别分别送到计时器模块的jm、jfelse {jr,jy,jn}={j1,j2,j3};//k=1时校时按钮j1、j2、j3的信号分别送到年月日模块的jr、jy、jnendEndmodule2.6显示选择模块的设计module mux_16(k,qm,qf,qs,qr,qy,qn,q);input k; //k是控制输入端，k=1时将年月日送来的qr、qy、qn状态信号送到数码管显示input[7:0] qm,qf,qs,qr,qy;input[15:0] qn;output reg [31:0] q;alwaysbeginif(k==0) beginq[31:24]=0;q[23:0]={qs,qf,qm};endelse q={qn,qy,qr};endendmodule2.7控制模块源程序module contr(clk,k1,k2,k); //clk是1s时钟输入端;k1和k2是控制输入端input clk,k1,k2;output reg k; //k是控制输出端reg[3:0] qc;reg rc;always @(posedge clk)beginqc=qc+1;if (qc<8)rc=0;else rc=1;case({k1,k2})0:k=rc; //k1k2=00或11时是自动显示模块，控制数码器用8s钟时间显示年月日8s显示时分秒1:k=0; //k1k2=01时仅控制显示时分秒，同时用j1、j2、j3校秒、校分和校时2:k=1; //k1k2=10时，仅显示年、月、日，同时用j1、j2、j3校年、校月和校日3:k=rc; //11endcase endendmodule//在控制模块中使用了一个16分频电路，输出rc时16s的方波，即8s为高电平、8s为低电平用于万年历的自动倒换模式。