基于AS3992可配置超高频RFID读写器设计

1． 1 读写器和标签通信过程 RFID 读写器和标签的通信过程（ Klaus，2001）
如图 1 所示，读写器通过调制射频信号向标签发送 信息和连续载波。标签一方面从接收到的射频信号 中解调出有用信息，另一方面从读写器发射的连续 载波中获得自身的驱动能量，并且标签通过调节天 线的反射阻抗系数（ 天线开关 K） 来完成对 RFID 读 写器数据的传送。RFID 读写器与标签之间为半双 工通信方式，所有的通信指令均有读写器发出，标签 进行响应。
Abstract： Based on analyzing the EPC C1G2 standards，the hardware，architecture and software program flow of UHF RFID reader were designed． The UHF RFID reader adopted a high － degree integration and modular design， with the internal configurable DRM （ Dense-Reader Mode） filter as the RF front end for RF chip AS3992 and the FPGA as the central processing unit． The test results showed that the ACPR （ Adjacent Channel Power Ratio） of AS3992 was in accordance with transmitted power spectrum mask for multiple-interrogator environments of EPC C1G2 in different RFID communication rules in different areas，and the AS3992 had a higher reading rate compared with the traditional reader，which met the needs of the design requirements． Key words： AS3992，FPGA，ACPR，reading rate
2 RFID 通信过程和读写器发射功率谱波罩 规范
要低于 － 20 dB，在 第 二 临 近 信 道 的 功 率 抑 制 比 ACPR 要低于 － 50 dB。
图 2 多读写器模式下的发射功率谱波罩 Fig． 2 Transmit power spectrum mask for
multiple-Interrogator environments
本设计中 RFID 射频集成芯片 AS3992 工作在 直接模式，通过 8bit 并行数据接口、时钟 CLK 及中 断请求控制信号 IRQ 与控制器通信。AS3992 模拟 射频前端的主要功能是完成对无源标签数据的读取 和写入操作，一方面将基带数字模块传送来的数据 信息进行 DA 变换、放大、上变频、滤波通过天线发 射出去，另一方面把接受到的高频信号进行滤波、放 大、下变频、AD 变换至基带并传送到数字基带模块 中进行处理。 2． 2 FPGA 数字基带控制模块
RFID 读写器采用高集成度模块化设计，以内部集成可配置 DRM 滤波器的射频芯片 AS3992 作为射频前端，以 FPGA 作为中央
处理单元。测试结果显示: 在不同地区的 RFID 通信制式中，AS3992 读写器的临近信道功率抑制比 ACPR 均符合 EPC C1G2
在多读写器模式下的功率谱波罩规范，并且和传统的读写器相比具有更高的读取速率，实现了设计要求。
字处理模块多采用单片机进行数据处理，处理速度
收稿日期： 2013-07-20； 修回日期： 2013-07-24
较慢。另外，由于世界上不同地区 RFID 通信频段
基金项目： 国家物联网发展专项资金项目（ 2011081） ； 贵州省科技基金 不同和 RFID 管理规则通信机制的限制，在传统的
项目（ 黔科合 J 字 LKS［2012］38 号） 。
耦合来达到目标识别和数据传输的目的。一个典型
1 引言
的 RFID 通信系统由读写器和标签两部分组成。
目前超高频 RFID 读写器的射频接收链路和射
UHF RFID 是一种非接触式的无线射频识别技 频发射链路电路多采用分立元器件进行独立设计，
术（ Bhuptani et al． ，2005） ，通过射频信号空间交变 所需元器件数目较多，连接线路较为复杂。基带数
2 UHF RFID 读写器硬件结构设计
UHF RFID 读写器的硬件结构主要有两大基本 功能模 块 组 成： 射 频 传 输 模 块 和 基 带 控 制 模 块 （ Keaveney，2008 ） 。采 用 奥 地 利 微 电 子 公 司 ASM 的可配置射频芯片 AS3992 搭建射频传输模块的核 心电路，来完成对来自天线射频信号的收发隔离、滤 波、放大、混频等功能。采用 Altera 公司 Cyclone Ⅱ 系列的 FPGA 芯 片 EP2C8Q208C8N 作 为 基 带 控 制 模块的处理器单元，以实现基带信号的编码、解码、 调制、解调、基带信号成型、CRC 校验等并通过 USB 接口与主机进行通信。UHF RFID 读写器硬件结构 构架如图 3 所示。
作者简介： 柴永强（ 1985-） ，男，硕士研究生。研究方向： 计算机应用与 设计体系结构中，通常使用一个外部中心通信频率
开发。E-mail： cyq6000@ 126． com
固定的滤波器进行频段选择（ Zachrel，2011） ，致使
通讯作者： 胡圣波（ 1964-） ，男，博士，教授。研究方向： 无线通信技术。 E-mail： hsb@ nssc． ac． cn
关键词： AS3992，FPGA，ACPR，读取速率
中图分类号 TN 914． 4 文献标识码 A
文章编号 1003-6563( 2013) 05-0025-05
Design of UHF RFID Reader Based on Configurable AS3992
CHAI Yong-qiang1 HU Sheng-bo1，2 （ Intelligent Information Processing Research Institute，Guizhou Normal University，Guiyang，Guizhou 550001，China； 2 Radio Frequency Identification and Sensor Network Engineering Center of Education Department of Guizhou Province，Guiyang，Guizhou 550001，China）
RFID 读写器的工作频段和使用范围受到严格的区
5期
柴永强，等： 基于 AS3992 可配置超高频 RFID 读写器设计
27
域性限制。 为了解决传统 RFID 读写器中存在的问题，本
设计从 2 个方面着手： 1） 采用集成度较高射频收发 链路一体化设计、中心通信频率可配置的 AS3992 射频芯片作为模拟射频前端。其内置 DRM（ Dense Reader Mode） 数字控制滤波器（ Austriamicrosystems AG，2010） ，通过对不同地区的波段频率进行选择， 可以兼容全球多制式多频段的 RFID 通信标准。在 极大地提高了 RFID 读写器的扩展性能的同时，也 大大简化了 RFID 读写器的电路设计的复杂程度； 2） 采用 FPGA 作为中央处理单元不但可以提高基带 数据处理速度，还可以提高标签的读取速率。
图 3 UHF RFID 读写器硬件系统构架 Fig． 3 Hardware system architecture of UHF RFID reader
2． 1 AS3992 可配置模拟射频前端 模拟射频芯片 AS3992 内部集成了可配置 DRM
28
贵州科学
31 卷
数字控制滤波器，由公式 Q = BfWc （ Q 表示滤波器的品 质因数，fc 表示中心通信频率，BW 表示信号带宽） 可 知： 滤波器的品质因数 Q 的值，由 fc 和 BW 来决定。由 于世界各国 RFID 通信的 fc 和 BW 均不相同，所以为 了兼容全球多制式多频段的 RFID 通信制式，必须采 用变 Q 中心通信频率可配置的 DRM 数字控制滤波 器。微控制器可通过一个标准的串行外设接口 SPI （ Serial Peripheral Interface） 访问 AS3992 内部的两个 特殊功能寄存器“RX Filter register（ 09） ”和“Trigger RX filter calibration（ 88） ”，以完成对 DRM 数字控制 滤波器的配置。根据全球不同制式 RFID 通信标准 的要求，设置接收端滤波器寄存器“RX Filter register （ 09） ”的参数，可使模拟射频前端 AS3992 在不同国 家不同地区投入使用。通过对触发滤波器校准寄存 器“Trigger RX filter calibration（ 88） ”的设置，可以用 于补偿由于不同地区温度变化而引起电路中电容值 和电阻值的误差，从而优化 DRM 滤波器的表现性能， 以确保模拟射频前端 AS3992 在任何时刻都处于最佳 性能的工作状态。
3 UHF RFID 读写器软件系统设计
析、执行，并通过调节标签自身天线的反射阻抗系数 来产生应答信号。当 RFID 读写器检测到应答信号 中包含有效的数据帧头时便开始接受数据，同时将 接收到的数据送到 CRC 差错校验模块进行校验，校 验成功后便完成对电子标签的识别和读取。由于 FPGA 的数据处理速度是微秒级的，所以与传统的 单片机相比具有更高更快的数据流处理速度。
图 1 RFID 读写器和标签的通信过程 Fig． 1 Communication process of RFID reader and tag