第2章8086系统结构
合集下载
微机原理与接口技术(第三版)课本习题答案
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
微机原理(杭州电子科技大学【4】8086系统结构[2-3]
![微机原理(杭州电子科技大学【4】8086系统结构[2-3]](https://img.taocdn.com/s3/m/3b8cd1f4f90f76c661371a65.png)
15:28
22
二、系统的复位与启动
【8086CPU时序】
① 复位信号：通过RESET引脚上的触发信号来引起8086系统复位和启
动，RESET至少维持4个时钟周期的高电平。
② 复位操作：当RESET信号变成高电平时，8086／8088CPU结束现行
操作，各个内部寄存器复位成初值。
标志寄存器
清零
指令寄存器 CS寄存器 DS寄存器 SS寄存器 ES寄存器
的比例倍频后得到CPU的主频，即： CPU主频 = 外频 × 倍频系数
⑥ PC机各子系统时钟(存储系统，显示系统，总线等)是由系统频率按 照一定的比例分频得到。
15:28
5
内频 550MHz Pentium III
倍频系数5.5
L1 Cache
L2 550MHz Cache
处理机总线 100MHz
微机原理与接口技术
第四讲
15:28
第二章 8086系统结构
内容提要
z微型计算机的发展概况 z8086CPU内部结构 z8086CPU引脚及功能 z8086CPU存储器组织 z8086CPU系统配置 z8086CPU时序
15:28
2
※有关概念介绍
z 主频，外频，倍频系数 z T状态 z 总线周期 z 指令周期 z 时序 z 时序图
总线操作
读存储器操作 (取操作数)
写存储器操作 (将结果存放到内存)
读 I/O 端口操作 (取 I/O 端口中的数)
写 I/O 端口操作 (往 I/O 端口写数)
中断响应操作
总线周期
存储器读周期 存储器写周期 I/O 端口读周期 I/O 端口写周期 中断响应周期
15:28
第2章-8086微处理器part2
8086 CPU在最小模式中引脚定义
M/#IO：Memory/Input & Output，三态输出
存储器或I／O端口访问信号 。指示8086的访问对象，发 给MEM或I/O接口。 M／# IO为高电平时，表示 当前CPU正在访问存储器；
M／# IO 为低电平时，表 示当前CPU正在访问I／O端 口
数据驱动器数据流向控制信 号，输出，三态。
在8086系统中，通常采用 74LS245、8286或8287作 为数据总线的驱动器，用 DT/#R信号来控制数据驱动 器的数据传送方向。 当DT/#R＝1时，进行数据 发送； 当DT/#R＝0时，进行数据 接收。
8086 CPU在最小模式中引脚定义
READY：准备就绪信号 由外部输入，高电平有效 ，表示CPU访问的存储器 或I／O端口己准备好传送 数据。 当READY无效时，要求 CPU插入一个或多个等待 周期Tw，直到READY信 号有效为止。
S3 0 1 0 1
当前正在使用的段寄存器 ES SS CS或未使用任何段寄存器 DS
8086 CPU在最小模式中引脚定义
#BHE/S7：高8位总线允许（Bus High Enable）
T1：指示高8位数据总线上的数据 是否有效 （#BHE:AD0）配合：00时读写字 ，01时读写奇地址字节，10时读写 偶地址字节 其他T周期：输出状态信号S7（S7 始终为逻辑1，未定义） DMA方式下，该引脚为高阻态。
最大模式引脚信号（续）
LOCK# ：总线封锁（优先权锁定） 三态输出，低电平有效。 LOCK有效时表示CPU不允许其它总线主控者占用 总线。 ห้องสมุดไป่ตู้ 这个信号由软件设置。 • 当在指令前加上LOCK前缀时，则在执行这条 指令期间LOCK保持有效，即在此指令执行期 间，CPU封锁其它主控者使用总线。 在保持响应期间，LOCK#为高阻态。
第二章 8086 CPU[2-3]
![第二章 8086 CPU[2-3]](https://img.taocdn.com/s3/m/e08657c3da38376baf1faef3.png)
除了74LS373，还有74LS273、74LS374等
应用例子：发光二极管接口
+5V
D0～D7 A0～A15
IOW
20:49
D｜0 Q0
1
R
D7
...
...
...
...
译
码
CP
器
R
Q7
1
74LS273
12
§2-4 8086的工作模式和总线操作
3、时钟发生器8284A
产生CLK信号，作为8086CPU的内部和外部的时间基准信号 提供系统时钟（CLK）、READY同步和RESET同步信号
第二章 8086 CPU
内容提要
引言 8086 CPU的内部结构 8086/8088 CPU的引脚功能 8086的存储器组织 8086的工作模式和总线操作
20:49
2
§2-4 8086的工作模式和总线操作
1、电源要求
8086/8088微处理器都是用+5.0V电源电压，其允许偏差为±10%。
OE
地址总线
存储器
I/O芯片
20:49
T 74LS245 /8286/82 87
OE
数据总线
15
§2-4 8086的工作模式和总线操作
2.4.3 总线操作时序
相关概念介绍
➢时钟周期
➢总线周期
➢指令周期
➢时序 ➢时序图
时序就是指系统中各总线信号（即地址、 数据和控制信号）产生的先后次序。
20:49
16
在8086/8088CPU中，一个总线周期至少包括4个时钟周期。
1~2个
若干个
T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti
应用例子：发光二极管接口
+5V
D0～D7 A0～A15
IOW
20:49
D｜0 Q0
1
R
D7
...
...
...
...
译
码
CP
器
R
Q7
1
74LS273
12
§2-4 8086的工作模式和总线操作
3、时钟发生器8284A
产生CLK信号，作为8086CPU的内部和外部的时间基准信号 提供系统时钟（CLK）、READY同步和RESET同步信号
第二章 8086 CPU
内容提要
引言 8086 CPU的内部结构 8086/8088 CPU的引脚功能 8086的存储器组织 8086的工作模式和总线操作
20:49
2
§2-4 8086的工作模式和总线操作
1、电源要求
8086/8088微处理器都是用+5.0V电源电压，其允许偏差为±10%。
OE
地址总线
存储器
I/O芯片
20:49
T 74LS245 /8286/82 87
OE
数据总线
15
§2-4 8086的工作模式和总线操作
2.4.3 总线操作时序
相关概念介绍
➢时钟周期
➢总线周期
➢指令周期
➢时序 ➢时序图
时序就是指系统中各总线信号（即地址、 数据和控制信号）产生的先后次序。
20:49
16
在8086/8088CPU中，一个总线周期至少包括4个时钟周期。
1~2个
若干个
T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti
80868088 系统结构
︙
FFFFFH
︙
存储器分段示意图
5. 逻辑地址与物理地址
微机原理
逻辑地址：由段基址和段内偏移地址两部分组成， 表示为段基址：段内偏移地址。 物理地址：存储空间中唯一识别存储单元的地址， 用20位二进制数表示。 物理地址=段基址×16+段内偏移地址
微机原理 例1：段基址：偏移地址分别为1200H:0345H和1 10H:1245H 的逻辑地址对应的物理地址是什么？ 解：物理地址1=1200H×16+0345H=12345H
微机原理
IBO CLK
S1 DT/R ALE
AEN MRDC AMWC MWTC
GND
1
20
2
19
3
18
4
17
5
16
6 8288 15
7
14
8
13
9
12
10
11
VCC S0 S2 MCE/PDEN DEN CEN INTA IORC AIOWC IOWC
8. 最小模式下的系统总线
微机原理
9. 最大模式下的系统总线
GND
CEN:命令允许
1
20
2
19
3
18
4
17
5
16
6 8288 15
7
14
8
13
9
12
10
11
VCC S0 S2 MCE/PDEN DEN CEN INTA IORC AIOWC IOWC
7. 总线接口器件
8288控制器的主要输出信号
MRDC:读存储器命令 MWTC:写存储器命令 AMWC:提前写存储器命令 IORC:读I/O端口命令 IOWC:写I/O端口命令 AIOWC:提前写I/O端口命令
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
第二章-8086微处理器
答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析
简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容
第2章8086CPU的原理
（2）DS：数据段段寄存器，在数据段寻址时，与BX、SI、DI 合用。 （3）SS：堆栈段段寄存器，在栈操作时，与SP合用对栈顶数据进 行存取。在对栈中数据存取时与BP合用。 （4）ES：附加数据段段寄存器，在串操作时，存放目标串，与DI 合用。也可以用来存放数据。 2 标志寄存器FLAGS FLAGS是16位寄存器，包含9个标志，标示CPU的状态和某些操 作特性。
其中：AH、AL寄存分别表示AX寄存器的高8位和低8位，如下图： 1Fh AH 50h AL AX
AH=1Fh AL=50h AX=1F50h
但AH和AL都可以作为8位的寄存器独立使用， 如 MOV BL，AH 指令执行后， BL=1Fh
其余的8位寄存器如上所述。 8086的4个数据寄存器，通常都是用来存储供CPU处理的数据或 保存结果的，但在特定的场合里，它们又有自己的特殊用途。 （1）AX、AL---累加器：在乘法、除法和符号扩展指令中，有一 个操作数预先放在累加器中；在I/O操作时，通过它CPU与接口交 换数据。累加器也是所有寄存器中执行速度最快的。
IF 中断允许标志： IF 的值决定CPU是否响应外部的可屏蔽中断。 当 IF=1 时，CPU可以响应外部的可屏蔽中断，否则相反。IF 的值 由专门的指令控制，即：STI 指令置 IF=1 CLI 指令置 IF=0 当 IF=0 时，CPU不能屏蔽非屏蔽中断和CPU内部中断。 TF 跟踪标志： TF=1 时，CPU进入单步程序执行方式，TF的控 制没有专用的指令，要通过其它方式设置。
图（3.5）8086/8088的引脚信号
最小方式 用于单个微处理器组成的系统，由8086产生系 统所需的全部控制信号。 最大方式 用于多处理器系统中，8086不直接提供控制信 号 。
第二章 8086 8088微处理器
（一）、 总线接口单元BIU
1、指令队列缓冲器 2、地址加法器和段寄存器
3、 16位的指令指针寄存器IP
IP中存放的是BIU要取的下一条指令（字 节）的偏移地址，BIU取过后，IP自动加1。 与IP相配的段寄存器是代码段寄存器CS。
扬州大学信息工程学院
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
扬州大学信息工程学院
（一）最小工作模式
在最小工作模式，8086/8088 第24～31引脚的含义： 5、M/IO存储器/输入，输出控 制信号，输出。 为1时与存储器数椐传送； 为0时输入，输出接口进 行数据传送。T1～T4有效
6、WR写信号，输出。 在总线周期的T2～T4状态 输出低电平。 7、HOLD总线保持请求信号， 输入。其它主模块要求占用总线 时通过HOLD向CPU发高电平请 求。若“允许”，CPU在T4状态 从HLDA发出高电平后，就得到 总线控制权。
扬州大学信息工程学院
第二章 8086/8088微处理器
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
从功能上，8086分为两部分：
1、 总线接口单元BIU (Bus Interface Unit)。 2、执行单元EU (Execution Unit)。 说明：这两个单元在CPU内部担负着不同的任务。 两个单元并行地工作，能使大部分取指令操作与执 行指令操作重叠的进行 （即所谓“流水线”结构）。
扬州大学信息工程学院
第一节8086/8088的微处理器结构
三、8086/8088的引脚信号和功能 （一）地址/数椐总线
AD15～AD0（复用的）
总线周期的状态 T1：输出地址； T2：浮置成高阻； T3：输入/输出数椐；
1、指令队列缓冲器 2、地址加法器和段寄存器
3、 16位的指令指针寄存器IP
IP中存放的是BIU要取的下一条指令（字 节）的偏移地址，BIU取过后，IP自动加1。 与IP相配的段寄存器是代码段寄存器CS。
扬州大学信息工程学院
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
扬州大学信息工程学院
（一）最小工作模式
在最小工作模式，8086/8088 第24～31引脚的含义： 5、M/IO存储器/输入，输出控 制信号，输出。 为1时与存储器数椐传送； 为0时输入，输出接口进 行数据传送。T1～T4有效
6、WR写信号，输出。 在总线周期的T2～T4状态 输出低电平。 7、HOLD总线保持请求信号， 输入。其它主模块要求占用总线 时通过HOLD向CPU发高电平请 求。若“允许”，CPU在T4状态 从HLDA发出高电平后，就得到 总线控制权。
扬州大学信息工程学院
第二章 8086/8088微处理器
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
从功能上，8086分为两部分：
1、 总线接口单元BIU (Bus Interface Unit)。 2、执行单元EU (Execution Unit)。 说明：这两个单元在CPU内部担负着不同的任务。 两个单元并行地工作，能使大部分取指令操作与执 行指令操作重叠的进行 （即所谓“流水线”结构）。
扬州大学信息工程学院
第一节8086/8088的微处理器结构
三、8086/8088的引脚信号和功能 （一）地址/数椐总线
AD15～AD0（复用的）
总线周期的状态 T1：输出地址； T2：浮置成高阻； T3：输入/输出数椐；
微机原理 第2章_8086系统结构
8086 CPU的引脚及其功能
8086 CPU的两种工作模式
最小模式：用于单机系统，系统所需要的控 制信号由8086直接提供，MN/MX=1，CPU 工作于最小模式 最大模式：用于多处理机系统，系统所需的 控制信号由总线控制器8288提供， MN/MX=0，CPU工作于最大模式
8086 CPU在最小模式下的引脚定义 8088与8086的区别
通 用 寄 存 器
AX BX CX DX SP BP SI DI
8086 CPU结构框图
20位地址总线
Σ
数据 总线 16位
ALU数据总线 (16位) 暂存器
队列 总线 (8位)
CS DS SS ES IP 内部寄存器 指令队列
总线 控制 电路 8086 总线
ALU
标志寄存器
EU 控制器
1 3 4 5 6
PSW
存放状态标志、控制标志和系统标 志
PSW格式：
15 11 10
OF DF
9 IF
8
7
6
4 AF
2 PF
0 CF
TF SF ZF
状态标志
状态标志用来记录程序中运行结果的状态信息，它们根据有关指 令的运行结果由CPU自动设置，这些状态信息往往作为后续条件 转移指令的转移控制条件，包括6位： OF：溢出标志，在运算过程中，如操作数超出了机器数的表示范 围，称为溢出，OF=1，否则OF=0 SF：符号标志，记录结果的符号，结果为负SF=1，否则SF=0 ZF：零标志，运算结果为0，ZF=1，否则ZF=0 CF：进位标志，进行加法运算时从最高位产生进位，或减法运算 从最高位产生借位CF=1，否则CF=0 AF：辅助进位标志：本次运算结果，低4位向高4位产生进位或借 位，AF=1，否则AF=0 PF：奇偶标志，用来为机器中传送信息时可能产生的代码出错情 况提供检验条件，当结果操作数中低8位中1的个数为偶数时PF=1， 否则PF=0
2.第二章 8086系统结构
总线接口部件BIU SI:（Source Index）：SI含有源地址意思,产 生有效地址或实际地址的偏移量。 总线接口部件BIU内部设 有四个16位段地址寄存器： DI:（Destination Index）：DI含有目的意思, 代码段寄存器CS、数据段寄 产生有效地址或实际地址的偏移量。 存器DS、堆栈段寄存器SS和 播 音 附加段寄存器ES，一个16位 ： 指令指针寄存器IP，一个6字 16位字利用了9位。 标志分两类： 节指令队列缓冲器，20位地 状态标志（6位）:反映刚刚完成的操作结果情况。 址加法器和总线控制电路。
志(结果低8 CLC(复位)， 位1的个数 CMC(求反)。 为偶数 PF=1) 。
15
14
13
12
11
10
9
8
3
2
1
0
OF DF IF TF
SF ZF
AF
PF
CF
DF：方向标志 .DF=1使串 操作按减地址进行,DF=0按 增地址进行。指令： CLD(复位), STD(置位).
TF：陷阱标志或单步操作标志 IF：中断允许 标志 图 2-6 8086CPU标志寄存器 目录
通用寄存器（数据寄存器） ： AX 累加器 BX 基址寄存器 CX 计数寄存器 DX 数据寄存器
SP BP SI DI
IP
地址指针和变址寄存器： SP 堆栈指针寄存器 BP 基址指针寄存器 SI 源变址寄存器 控制寄存器: DI 目的变址寄存器 IP 指令指针寄存器
FLAGS
CS DS SS ES
段寄存器: CS 代码段寄存器 DS 数据段寄存器 SS 堆栈段寄存器 ES 附加段寄存器
EU 总线 忙
执行1 忙
执行2 忙
第2章 8086微处理器PPT课件
0
A19/S6
A12 A11 A10
8 0
A17/S4 A18/S5 A19/S6
AD9
8
BHE/S7
A9
8
SS0(HIGH)
AD8
6
MN/MX
A8
8
MN/MX
AD7
RD
AD7
RD
AD6
HOLD(RQ/GT0)
AD6
HOLD(RQ/GT0)
AD5
HLDA(RQ/GT1)
AD5
HLDA(RQ/GT1)
2.2 8086/8088微处理器外部引脚及系统构成
二、外部引脚（最小模式下） 8086/8088
微处理器为40条 引脚的双列直插 式封装芯片。
地
Vcc(5V)
地
Vcc(5V)
AD14
AD15
A14
A15
AD13
A16/S3
A13
A16/S3
AD12 AD11
8
A17/S4 A18/S5
AD10
地址/数据分时复用引脚，双向、三态 在访问存储器或外设的总线操作周期中， 这些引脚在第一个时钟周期输出存储器或 I/O端口的16位地址A15 ~ A0 （或低8位地 址A7 ~ A0 ） 其他时间用于传送16位数据D15 ~ D0
什么是分时复用？
分时复用就是一个引脚在不同的时刻具有两个 甚至多个作用 最常见的总线复用是数据和地址引脚复用 总线复用的目的是为了减少对外引脚个数 8088 /8086CPU的数据地址线采用了总线复用 方法
READY
CLK
RESET 引脚对比图 地
READY RESET
2.2 8086/8088微处理器外部引脚及系统构成
第2章 80888086系统硬件结构
OF DF IF TF SF ZF
AF
PF
CF
条件码标志：
OF SF ZF CF AF PF
控制标志：
方向标志
系统标志位:
IF 中断标志 TF 陷阱标志
溢出标志 DF 符号标志 零标志 进位标志 辅助进位标志 奇偶标志
第2章 8088/8086系统硬件结构
程 序 状 态 字 （ ） PSW
第2章 8088/8086系统硬件结构
第2章 8088/8086系统硬件结构
1、存储器地址的分段
•每个段的最大长度可达
64KB，段内地址是连续的、 线性增长的，允许单个逻辑 段在整个1MB存储空间内浮 动。
•可以有相连的段(如：C和D
段)、不相连的段(如：A和B 段)以及相互重叠的段(如：B 和C段)
第2章 8088/8086系统硬件结构
第2章 8088/8086系统硬件结构
2、段寄存器(CS、 DS、 SS、 ES、 FS、GS)
存放段地址,确定一个段的的起始地址. 用途各不相同：
代码段(CS)：存放当前正在运行的程序 数据段(DS)：存放当前运行程序所用的数据 ，或串处理指令
中的源操作数
堆栈段(SS)：定义堆栈（后进先出）的所在区域 附加段(ES)：附加的数据区，或串处理指令中的目的操作数
－)
79000H
2450H
即SP值为2450H.
第2章 8088/8086系统硬件结构
2.1.2 8088CPU的两大功能结构
8088CPU的两大功能结构为总线接口单元 BIU(BusInterfaceUnit)和指令执行单元 EU(ExecutionUnit),如图2.4所示。 U单元负责指令的执行，由算术逻辑单元ALU、标 志寄存器F、通用寄存器及EU控制器等组成，主要进 行16位的各种运算及有效地址的计算。EU不与计算机 系统总线(外部总线)相关，而从BIU中的指令队列取得
微机原理与接口技术第2章8086系统结构
第二章8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU 内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
3．8086CPU中有哪些寄存器？各有什么用途？答：指令执行部件（EU）设有8个16位通用寄存器AX、BX、CX、DX、SP、BP、SI、DI，主要用途是保存数据和地址（包括内存地址和I/O端口地址）。
其中AX、BX、CX、DX主要用于保存数据，BX可用于保存地址，DX还用于保存I/O端口地址；BP、SI、DI主要用于保存地址；SP用于保存堆栈指针。
标志寄存器FR用于存放运算结果特征和控制CPU操作。
BIU中的段寄存器包括CS、DS、ES、SS，主要用途是保存段地址，其中CS代码段寄存器中存放程序代码段起始地址的高16位，DS数据段寄存器中存放数据段起始地址的高16位，SS堆栈段寄存器中存放堆栈段起始地址的高16位，ES扩展段寄存器中存放扩展数据段起始地址的高16位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微型计算机原理与接口技术
第二章
8086系统结构
讲师： 课时：
微型计算机原理与接口技术
8086系统结构
8086微处理器的内部结构及其寄存器结构 8086微处理器的外部引脚特性 8086微处理器的存储器组织 8086的最小/最大模式 8086CPU时序
20:41
8086系统结构
2
微型计算机原理与接口技术
14
20:41
8086系统结构
微型计算机原理与接口技术
8086引脚
QS1、QS0两个信号 电平的不同组合指 了BIU 中 内部 指 中内部 明了 令队列的状态. 令队列的状态 当LOCK为低电 为低电 平时， 平时，系统中其 他总线主设备就 不能获得总线的 控制权而占用总 8086系统结构 线8086CPU引脚 。 低电平有效的三个 状态信号连接到总 线控制器8288的输 线控制器 的输 入端， 入端，8288对这些 对这些 信号进行译码后产 生内存及I/O端口 生内存及 端口 15 的读写控制信号
20:41
8086系统结构
8
8086/8088程序状态寄存器 8086/8088程序状态寄存器 标志寄存器） （标志寄存器）
微型计算机原理与接口技术
20:41
8086系统结构
9
微型计算机原理与接口技术
8086寄存器组织
（2）控制标志 ：控制标志是用来控制CPU的工作方式或工作状态 。 控制标志是用来控制CPU 控制标志是用来控制CPU的工作方式或工作状态
20:41 8086系统结构 17
微型计算机原理与接口技术
存储器分段
00000H 逻辑段 1 起点 逻辑段 2 起点 逻辑段 3 起点 ∶ ∶ 逻辑段 1 ≤64KB 逻辑段 2 ≤64KB 逻辑段 3 ≤64KB 逻辑段 4 ≤64KB ∶ ∶
逻辑段 4 起点
FFFFFH
20:41
存储器分段示意图
址”。
8086系统结构
19
微型计算机原理与接口技术
逻辑地址（LA）和物理地址（PA）
物理地址是由CPU内部总线接口单元BIU中的地址加法器根据逻辑地址产生 的。由逻辑地址形成20位物理地址的方法为：段地址×10H+偏移地址 段地址×10H+偏移地址。其形 H+偏移地址 段地址 成过程如下图所示。
15 段段段段地地 19 段段地时 4 3 0 0000段地地段段4高 0
20:41
微型计算机原理与接口技术
8086和8088CPU的不同之处
1.
2.
3.
8086指令队列长度为6个字节，8088为4个。8086 要在指令队列中至少出现2个空闲字节时才预取后 续指令，而8088只要出现一个空闲字节BIU就会自 动访问存储器； 8088CPU中，BIU总线控制电路与外部交换数据的 总线宽度是8位，总线控制电路与专用寄存器组之 间的数据总线宽度也是8位，而EU的内部总线是16 位，这样，对16位数的存储器读/写操作要两个读/ 写周期才可以完成； 8086和8088有若干引脚信号不同，分别是2~8腿， 39腿，28腿，34腿； 8086系统结构 20:41 16
构成小规模的应用系统 8086本身提供所有的系统总线信号 本身提供所有的系统总线信号
最大工作方式
构成较大规模的应用系统， 构成较大规模的应用系统，例如可以接入数 值协处理器8087 值协处理器 和总线控制器8288共同形成系统总线信号 和总线控制器 共同形成系统总线信号
20:41 8086系统结构 12
∑ 19 20高位位地地
20:41 8086系统结构 20
0
微型计算机原理与接口技术
存储器操作时段地址和段内偏移地址的来源
20:41
8086系统结构
21
微型计算机原理与接口技术
存储器操作时段地址和段内偏移地址的来源
程序的指令序列必须安排在代码段 程序使用的堆栈一定在堆栈段 程序中的数据默认是安排在数据段，也 经常安排在附加段，尤其是串操作的目 的区必须是附加段 数据的存放比较灵活，实际上可以存放 在任何一种逻辑段中
当8086之外的总线 之外的总线 主设备要求占用总 当使用数据总线收 线时， 线时，通过该引脚 发器时，该信号为 向CPU发一个高电 发一个高电 收发器的OE端提供 收发器的 端提供 该信号用来控制 平的总线保持请求 数据的传送方向。 数据的传送方向。 了一个控制信号， 当其为高电平时， 当其为高电平时， 该信号决定是否允 信号。 信号 通过数据总 它是8086提供给 它是 。 提供给 CPU通过数据总 许数据通过数据 地址锁存器的控 总 线收发器进行数 制信号，。 当其为 制信号，高电平 线收发器。 线收发器 ； 据发送； 据发送 有效。 有效。 低电平时， 低电平时，则进 行数据接收。 行数据接收。
微型计算机原理与接口技术
读控制信号，输出 读控制信号， 8086引脚介绍 引脚介绍 表示将要执行一个 对存储器或I/O端 对存储器或 端 口的读操作 地址/数据分时复用 地址 数据分时复用 引脚，传送地址时 单向输出，传送数 等待测试信号， 等待测试信号， 输入。 输入 据 时 双 向 输 入 或 输 。若为高 是所寻址的 电平， 电平，CPU就 就 三态。 出，三态。 存储器或 非屏蔽中断 仍处于空转状 I/O端口发 端口发 请求信号， 请求信号， 态进行等待， 态进行等待， INTR 来的数据准 输入， 输入，上升 直到引脚变为 可屏蔽中断 沿触发。 备就绪信号， 沿触发。， 备就绪信号， 低电平 请求信号， 请求信号 8086CPU引脚 。 高电平有效。 高电平有效 输入， 输入，高电 平有效。 平有效。忙
执行5 忙
8086系统结构
4
微型计算机原理与接口技术
8086CPU的寄存器结构 的寄存器结构
8086CPU中可供编程使用的有14个16位寄存器，按其用 途可分为3类：通用寄存器、段寄存器、指针和标志寄存器， 如图所示。
20:41
8086系统结构
5
微型计算机原理与接口技术
8086系统结构 18
微型计算机原理与接口技术
逻辑地址（LA）和物理地址（PA）
物理地址：就是存储器的实际地址，它是指CPU 和存储器进行数据交换时所使用的地址（20 位）。 逻辑地址：是在程序中使用的地址，它由段地址 和偏移地址两部分组成（16位）。 逻辑地址的表示形式为“段地址∶偏移地
20:41
起作用的逻辑电平 输出正常的低电平、 输出正常的低电平 、 高 高 、 低电平有效上 以少量的引脚提供更多 电平外， 升、下降边沿有效 电平外 ， 还可以输出高 的功能 20:41 8086系统结构 阻的第三态
11
微型计算机原理与接口技术
8086的两种工作方式
两种方式构成两种不同规模的应用系统 最小工作方式
通用寄存器
通用寄存器分为数据寄存器与指针和变址寄存器两组。 数据寄存器包括4个16位的寄存器AX、BX、CX和DX，一 般用来存放16位数据，故称为数据寄存器。其中的每一个又 可根据需要将高8位和低8位分成独立的两个8位寄存器来使 用。 指针和变址寄存器包括指针寄存器SP、BP和变址寄存器 SI、DI，都是16位寄存器，一般用来存放地址的偏移量。 这8个16位通用寄存器都具有通用性，从而提高了指令 系统的灵活性。但在有些指令中，这些通用寄存器还各自有 特定的用法 。
TF： IF： TF：陷阱标志或单步操作标志 ：IF：中断允许标志 DF： DF：方向标志
3．段寄存器
8086CPU共有4 16位的段寄存器， 8086CPU共有4个16位的段寄存器，用来存放每一个逻辑段的段起 共有 位的段寄存器 始地址。 始地址。 （1）代码段寄存器CS 代码段寄存器CS （3）堆栈段寄存器SS 堆栈段寄存器SS （2）数据段寄存器DS 数据段寄存器DS （4）附加段寄存器ES 附加段寄存器ES
20:41 8086系统结构 22
微型计算机原理与接口技术
存储器操作时段地址和段内偏移地址的来源
20:41
8086系统结构
23
微型计算机原理与接口技术
8086存储器的分体结构 存储器的分体结构
20:41
8086系统结构
24
微型计算机原理与接口技术
微型计算机原理与接口技术
8086微处理器的存储器
存储器的组织
1．存储器空间与存储器结构 存储器是按字节进行组织的，两个相邻的 字节被称为一个“字” 。存放的信息若是以字节 （8位）为单位的，将在存储器中按顺序排列存放； 若存放的数据为一个字（16位）时，则将每一个字 的低字节（低8位）存放在低地址中，高字节（高8 位）存放在高地址中，并以低地址作为该字的地址
8086内部处理器的结构
20:41
8086系统结构
3
微型计算机原理与接口技术
8086流水线执行方式 流水线执行方式
MPU 等待取指1 执行1 等待取指2 执行2 等待取指3 执行3
总线
忙
闲
忙
闲
忙
闲
传统微处理器的指令执行过程
取指1 取指2 取指3 取指4 取指5 取指6 执行6
BIU
EU 总线
20:41
20:41
8086系统结构
7
微型计算机原理与接口技术
控制寄存器
指令指针寄存器IP 是一个16位的寄存器 位的寄存器， 指令指针寄存器 ：是一个 位的寄存器，存放 EU要执行的下一条指令的偏移地址，用以控制程序 要执行的下一条指令的偏移地址， 要执行的下一条指令的偏移地址 中指令的执行顺序， 中指令的执行顺序，实现对代码段指令的跟踪 。 标志寄存器F 是一个16位的寄存器 位的寄存器， 个标志， 标志寄存器 ：是一个 位的寄存器，共9个标志， 个标志 其中6个用作状态标志 个用作状态标志， 个用作控制标志 个用作控制标志。 其中 个用作状态标志，3个用作控制标志。 （1）状态标志：状态标志用来反映 执行算术和逻 ）状态标志：状态标志用来反映EU执行算术和逻 辑运算以后的结果特征。 辑运算以后的结果特征。 CF：进位标志 ；PF：奇偶标志 ；AF：辅助进位 ： ： ： 标志 ；ZF：零标志 ；SF：符号标志 ；OF：溢出标 ： ： ： 志
第二章
8086系统结构
讲师： 课时：
微型计算机原理与接口技术
8086系统结构
8086微处理器的内部结构及其寄存器结构 8086微处理器的外部引脚特性 8086微处理器的存储器组织 8086的最小/最大模式 8086CPU时序
20:41
8086系统结构
2
微型计算机原理与接口技术
14
20:41
8086系统结构
微型计算机原理与接口技术
8086引脚
QS1、QS0两个信号 电平的不同组合指 了BIU 中 内部 指 中内部 明了 令队列的状态. 令队列的状态 当LOCK为低电 为低电 平时， 平时，系统中其 他总线主设备就 不能获得总线的 控制权而占用总 8086系统结构 线8086CPU引脚 。 低电平有效的三个 状态信号连接到总 线控制器8288的输 线控制器 的输 入端， 入端，8288对这些 对这些 信号进行译码后产 生内存及I/O端口 生内存及 端口 15 的读写控制信号
20:41
8086系统结构
8
8086/8088程序状态寄存器 8086/8088程序状态寄存器 标志寄存器） （标志寄存器）
微型计算机原理与接口技术
20:41
8086系统结构
9
微型计算机原理与接口技术
8086寄存器组织
（2）控制标志 ：控制标志是用来控制CPU的工作方式或工作状态 。 控制标志是用来控制CPU 控制标志是用来控制CPU的工作方式或工作状态
20:41 8086系统结构 17
微型计算机原理与接口技术
存储器分段
00000H 逻辑段 1 起点 逻辑段 2 起点 逻辑段 3 起点 ∶ ∶ 逻辑段 1 ≤64KB 逻辑段 2 ≤64KB 逻辑段 3 ≤64KB 逻辑段 4 ≤64KB ∶ ∶
逻辑段 4 起点
FFFFFH
20:41
存储器分段示意图
址”。
8086系统结构
19
微型计算机原理与接口技术
逻辑地址（LA）和物理地址（PA）
物理地址是由CPU内部总线接口单元BIU中的地址加法器根据逻辑地址产生 的。由逻辑地址形成20位物理地址的方法为：段地址×10H+偏移地址 段地址×10H+偏移地址。其形 H+偏移地址 段地址 成过程如下图所示。
15 段段段段地地 19 段段地时 4 3 0 0000段地地段段4高 0
20:41
微型计算机原理与接口技术
8086和8088CPU的不同之处
1.
2.
3.
8086指令队列长度为6个字节，8088为4个。8086 要在指令队列中至少出现2个空闲字节时才预取后 续指令，而8088只要出现一个空闲字节BIU就会自 动访问存储器； 8088CPU中，BIU总线控制电路与外部交换数据的 总线宽度是8位，总线控制电路与专用寄存器组之 间的数据总线宽度也是8位，而EU的内部总线是16 位，这样，对16位数的存储器读/写操作要两个读/ 写周期才可以完成； 8086和8088有若干引脚信号不同，分别是2~8腿， 39腿，28腿，34腿； 8086系统结构 20:41 16
构成小规模的应用系统 8086本身提供所有的系统总线信号 本身提供所有的系统总线信号
最大工作方式
构成较大规模的应用系统， 构成较大规模的应用系统，例如可以接入数 值协处理器8087 值协处理器 和总线控制器8288共同形成系统总线信号 和总线控制器 共同形成系统总线信号
20:41 8086系统结构 12
∑ 19 20高位位地地
20:41 8086系统结构 20
0
微型计算机原理与接口技术
存储器操作时段地址和段内偏移地址的来源
20:41
8086系统结构
21
微型计算机原理与接口技术
存储器操作时段地址和段内偏移地址的来源
程序的指令序列必须安排在代码段 程序使用的堆栈一定在堆栈段 程序中的数据默认是安排在数据段，也 经常安排在附加段，尤其是串操作的目 的区必须是附加段 数据的存放比较灵活，实际上可以存放 在任何一种逻辑段中
当8086之外的总线 之外的总线 主设备要求占用总 当使用数据总线收 线时， 线时，通过该引脚 发器时，该信号为 向CPU发一个高电 发一个高电 收发器的OE端提供 收发器的 端提供 该信号用来控制 平的总线保持请求 数据的传送方向。 数据的传送方向。 了一个控制信号， 当其为高电平时， 当其为高电平时， 该信号决定是否允 信号。 信号 通过数据总 它是8086提供给 它是 。 提供给 CPU通过数据总 许数据通过数据 地址锁存器的控 总 线收发器进行数 制信号，。 当其为 制信号，高电平 线收发器。 线收发器 ； 据发送； 据发送 有效。 有效。 低电平时， 低电平时，则进 行数据接收。 行数据接收。
微型计算机原理与接口技术
读控制信号，输出 读控制信号， 8086引脚介绍 引脚介绍 表示将要执行一个 对存储器或I/O端 对存储器或 端 口的读操作 地址/数据分时复用 地址 数据分时复用 引脚，传送地址时 单向输出，传送数 等待测试信号， 等待测试信号， 输入。 输入 据 时 双 向 输 入 或 输 。若为高 是所寻址的 电平， 电平，CPU就 就 三态。 出，三态。 存储器或 非屏蔽中断 仍处于空转状 I/O端口发 端口发 请求信号， 请求信号， 态进行等待， 态进行等待， INTR 来的数据准 输入， 输入，上升 直到引脚变为 可屏蔽中断 沿触发。 备就绪信号， 沿触发。， 备就绪信号， 低电平 请求信号， 请求信号 8086CPU引脚 。 高电平有效。 高电平有效 输入， 输入，高电 平有效。 平有效。忙
执行5 忙
8086系统结构
4
微型计算机原理与接口技术
8086CPU的寄存器结构 的寄存器结构
8086CPU中可供编程使用的有14个16位寄存器，按其用 途可分为3类：通用寄存器、段寄存器、指针和标志寄存器， 如图所示。
20:41
8086系统结构
5
微型计算机原理与接口技术
8086系统结构 18
微型计算机原理与接口技术
逻辑地址（LA）和物理地址（PA）
物理地址：就是存储器的实际地址，它是指CPU 和存储器进行数据交换时所使用的地址（20 位）。 逻辑地址：是在程序中使用的地址，它由段地址 和偏移地址两部分组成（16位）。 逻辑地址的表示形式为“段地址∶偏移地
20:41
起作用的逻辑电平 输出正常的低电平、 输出正常的低电平 、 高 高 、 低电平有效上 以少量的引脚提供更多 电平外， 升、下降边沿有效 电平外 ， 还可以输出高 的功能 20:41 8086系统结构 阻的第三态
11
微型计算机原理与接口技术
8086的两种工作方式
两种方式构成两种不同规模的应用系统 最小工作方式
通用寄存器
通用寄存器分为数据寄存器与指针和变址寄存器两组。 数据寄存器包括4个16位的寄存器AX、BX、CX和DX，一 般用来存放16位数据，故称为数据寄存器。其中的每一个又 可根据需要将高8位和低8位分成独立的两个8位寄存器来使 用。 指针和变址寄存器包括指针寄存器SP、BP和变址寄存器 SI、DI，都是16位寄存器，一般用来存放地址的偏移量。 这8个16位通用寄存器都具有通用性，从而提高了指令 系统的灵活性。但在有些指令中，这些通用寄存器还各自有 特定的用法 。
TF： IF： TF：陷阱标志或单步操作标志 ：IF：中断允许标志 DF： DF：方向标志
3．段寄存器
8086CPU共有4 16位的段寄存器， 8086CPU共有4个16位的段寄存器，用来存放每一个逻辑段的段起 共有 位的段寄存器 始地址。 始地址。 （1）代码段寄存器CS 代码段寄存器CS （3）堆栈段寄存器SS 堆栈段寄存器SS （2）数据段寄存器DS 数据段寄存器DS （4）附加段寄存器ES 附加段寄存器ES
20:41 8086系统结构 22
微型计算机原理与接口技术
存储器操作时段地址和段内偏移地址的来源
20:41
8086系统结构
23
微型计算机原理与接口技术
8086存储器的分体结构 存储器的分体结构
20:41
8086系统结构
24
微型计算机原理与接口技术
微型计算机原理与接口技术
8086微处理器的存储器
存储器的组织
1．存储器空间与存储器结构 存储器是按字节进行组织的，两个相邻的 字节被称为一个“字” 。存放的信息若是以字节 （8位）为单位的，将在存储器中按顺序排列存放； 若存放的数据为一个字（16位）时，则将每一个字 的低字节（低8位）存放在低地址中，高字节（高8 位）存放在高地址中，并以低地址作为该字的地址
8086内部处理器的结构
20:41
8086系统结构
3
微型计算机原理与接口技术
8086流水线执行方式 流水线执行方式
MPU 等待取指1 执行1 等待取指2 执行2 等待取指3 执行3
总线
忙
闲
忙
闲
忙
闲
传统微处理器的指令执行过程
取指1 取指2 取指3 取指4 取指5 取指6 执行6
BIU
EU 总线
20:41
20:41
8086系统结构
7
微型计算机原理与接口技术
控制寄存器
指令指针寄存器IP 是一个16位的寄存器 位的寄存器， 指令指针寄存器 ：是一个 位的寄存器，存放 EU要执行的下一条指令的偏移地址，用以控制程序 要执行的下一条指令的偏移地址， 要执行的下一条指令的偏移地址 中指令的执行顺序， 中指令的执行顺序，实现对代码段指令的跟踪 。 标志寄存器F 是一个16位的寄存器 位的寄存器， 个标志， 标志寄存器 ：是一个 位的寄存器，共9个标志， 个标志 其中6个用作状态标志 个用作状态标志， 个用作控制标志 个用作控制标志。 其中 个用作状态标志，3个用作控制标志。 （1）状态标志：状态标志用来反映 执行算术和逻 ）状态标志：状态标志用来反映EU执行算术和逻 辑运算以后的结果特征。 辑运算以后的结果特征。 CF：进位标志 ；PF：奇偶标志 ；AF：辅助进位 ： ： ： 标志 ；ZF：零标志 ；SF：符号标志 ；OF：溢出标 ： ： ： 志