数字电子高级题库
10套数字电路复习题带完整答案
Made by 遇见 第一套一．选择题（18分）1．以下式子中不正确的是（ ） a ．1•A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝12．已知B A B B A Y ++=下列结果中正确的是（ ）a ．Y ＝Ab ．Y ＝Bc ．Y ＝A ＋Bd ．B A Y +=3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c ．OC 门输出端直接连接可以实现正逻辑的线或运算d 利用三态门电路可实现双向传输 5．以下错误的是（ ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ）a ．触发器具有两种状态，当Q=1时触发器处于1态b ．时序电路必然存在状态循环c ．异步时序电路的响应速度要比同步时序电路的响应速度慢d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ）a ．“110”b ．“100”c ．“010”d ．“000”8、下列描述不正确的是（ ）a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b ．寄存器只能存储小量数据，存储器可存储大量数据。
c ．主从JK 触发器主触发器具有一次翻转性d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ）a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。
数字电子技术考试题及答案
数字电子技术考试题及答案一、选择题（每题2分，共20分）1. 以下哪个不是数字电子技术中的基本逻辑门？A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 异或门（XOR）答案：C2. 在数字电路中，一个触发器的稳定状态是指：A. 触发器输出为高电平B. 触发器输出为低电平C. 触发器输出不随输入变化而变化D. 触发器输出随输入变化而变化答案：C3. 以下哪个不是数字电子技术中的计数器类型？A. 二进制计数器B. 十进制计数器C. 十六进制计数器D. 以上都是答案：D4. 在数字电路设计中，以下哪个不是常用的时序逻辑元件？A. 寄存器B. 计数器C. 译码器D. 触发器答案：C5. 以下哪个不是数字电路的分类？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合电路答案：C6. 一个简单的数字电子系统通常包括哪些基本部分？A. 输入、处理、输出B. 电源、输入、输出C. 输入、存储、输出D. 电源、输入、处理、输出答案：D7. 以下哪个不是数字电子技术中常用的存储元件？A. 触发器B. 寄存器C. 锁存器D. 放大器答案：D8. 在数字电子技术中，一个信号的上升时间是指：A. 信号从0%到90%的最大值所需的时间B. 信号从10%到90%的最大值所需的时间C. 信号从0%到100%的最大值所需的时间D. 信号从10%到100%的最大值所需的时间答案：A9. 以下哪个是数字电子技术中的同步电路的特点？A. 所有触发器的时钟信号是独立的B. 所有触发器的时钟信号是同步的C. 电路中没有时钟信号D. 电路中只有一个触发器答案：B10. 在数字电子技术中，以下哪个不是布尔代数的基本运算？A. 与（AND）B. 或（OR）C. 非（NOT）D. 除（DIV）答案：D二、填空题（每空2分，共20分）11. 在数字电路中，逻辑“1”通常表示电压为______，逻辑“0”通常表示电压为______。
数字电子技术试题库和答案解析
数字电子技术习题库一、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ∙∙的值是（ ）。
A ．111 B. 010 C. 000 D. 1013．十六路数据选择器的地址输入（选择控制）端有（ ）个。
A ．16 B.2 C.4 D.84. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。
A. 1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C. 1011--1100--1101--1110--1111D.1011--1010--1001--1000--01115．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。
A. 11111101B. 10111111C. 11110111D.111111116. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。
A ．15B ．8C ．7D ．17. 随机存取存储器具有( )功能。
A.读/写B.无读/写C.只读D.只写8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
9其计数的容量为A ． 八 B. 五 C. 四 D. 三10．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为( )。
数字电子技术试题及答案（题库）
数字电子技术试题及答案（题库）预览说明:预览图片所展示的格式为文档的源格式展示,下载源文件没有水印,内容可编辑和复制《数字电子技术》试卷：__ _______ 班级：__________ 考号：___________ 成绩：____________1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD 码时，它相当于十进制数（）。
2.三态门电路的输出有高电平、低电平和（）3种状态。
3．TTL 与非门多余的输入端应接（）。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（）电平。
5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为（）V ，其输出高电平为（）V ，输出低电平为（）V ， CMOS 电路的电源电压为（） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有（）根地址线，有（）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。
11. ）；Y 3 ＝（）。
12. 某计数器的输出波形如图1所示，该计数器是（）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4）B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4）D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（）。
数字电子技术题库
（一）．数字逻辑基础（1）．进制与进制之间的转换（2）．与逻辑和与门电路（3）．或逻辑和或门电路（4）．非逻辑和非门电路（5）．与非门电路（6）．集成门电路（7）．逻辑代数定律与逻辑函数化简（二）．组合逻辑电路（8）．组合逻辑电路的分析与设计（9）．编码器（10）．译码器（11）．加法器（12）．数值比较器（13）．数据选择器（三）．时序逻辑电路（14）．RS触发器（15）．D触发器与数据寄存器（16）．移位寄存器（17）．JK触发器与计数器（四）．555时基电路与石英晶体多谐振荡器（18）．定时器（19）．施密特触发器（20）．多谐振荡器（五）．数模与模数转换（21）．数模转换电路DAC（22）．模数转换电路ADC（六）．半导体存储器（23）．只读存储器ROM（24）．随机存储器RAM（一）．数字逻辑基础（1）．进制与进制之间的转换1．在数字电路中，通常用数字来表示高电平，用数字来表示低电平。
2．某二进制数由4位数字组成，其最低位的权是，最高位的权是。
3．完成下列进制的转换：（00011111）2=（）10 ；（10）10=（）2 ；（1111）2=（）8 ；（10）8=（）2 ；（011111）2=（）16 ；（2A）16=（）2 。
（01010101）8421=（）10 ；（32）10=（）8421 ；4．二进制数只有（）数码。
A．0 B.1C．0、1 D.0、1、25．十六进制数只有（）数码。
A．0～F B.1～FC．0～16 D.1～166．一位十六进制数可以用（）位二进制数来表示。
A．1 B.2C．4 D.16（2）．与逻辑和与门电路7．“Y等于A与B”的逻辑函数式为。
8．与门电路是当全部输入为时，输出才为“1”。
9．开关串联的电路可以用“与”逻辑表示。
（）10．门电路可以有多个输出端。
（）11．门电路可以有多个输入端。
（）（3）．或逻辑和或门电路12．“Y等于A或B”的逻辑函数式为。
数字电子技术试题及答案试题库
数字电子技术根底试题〔一〕一、填空题 : 〔每空1分，共10分〕1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：〔〕图。
图 12.以下几种TTL电路中，输出端可实现线与功能的电路是〔〕。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是〔〕。
A、通过大电阻接地〔>1.5KΩ〕B、悬空C、通过小电阻接地〔<1KΩ〕D、通过电阻接V CC4.图2所示电路为由555定时器构成的〔〕。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路〔〕。
图2A、计数器B、存放器C、译码器D、触发器6．以下几种A/D转换器中，转换速度最快的是〔〕。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．*电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为〔〕。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用〔〕。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、逻辑函数与其相等的函数为〔〕。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有〔〕个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简〔每题5分，共10分〕1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析以下电路。
数字电子技术试题库及答案
数字电子技术期末试题库一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 A 。
数字电子期末考试题及答案
数字电子期末考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系有几种？A. 2种B. 3种C. 4种D. 5种答案：B2. 以下哪个不是基本的逻辑门？A. AND门B. OR门C. NOT门D. XOR门答案：D3. 一个触发器可以存储多少位二进制信息？A. 1位B. 2位C. 3位D. 4位答案：A4. 以下哪个是组合逻辑电路的特点？A. 输出状态与输入状态有关B. 输出状态与输入状态无关C. 输出状态只与当前输入状态有关D. 输出状态只与过去输入状态有关答案：A5. 以下哪个是时序逻辑电路的特点？A. 输出状态与输入状态有关B. 输出状态与输入状态无关C. 输出状态只与当前输入状态有关D. 输出状态与当前输入状态和过去输入状态都有关答案：D二、填空题（每空2分，共20分）6. 数字电路中，最基本的信号类型是______和______。
答案：数字信号；模拟信号7. 一个完整的数字系统通常由______和______两部分组成。
答案：硬件；软件8. 在数字电路中，常用的计数器类型有二进制计数器、______计数器等。
答案：十进制9. 一个8位的寄存器可以存储______个二进制位。
答案：810. 在数字电路中，信号的频率越高，其传输的______也越高。
答案：数据量三、简答题（每题10分，共30分）11. 简述数字电路与模拟电路的主要区别。
答案：数字电路处理的是离散的数字信号，而模拟电路处理的是连续的模拟信号。
数字电路具有更高的抗干扰能力，且易于实现大规模集成。
模拟电路则在信号处理的精度和连续性上有优势。
12. 解释什么是触发器，并简述其在数字电路中的作用。
答案：触发器是一种具有记忆功能的电路元件，可以存储一位二进制信息。
在数字电路中，触发器常用于存储中间结果，实现寄存器、计数器等功能。
13. 描述数字电路中同步计数器和异步计数器的区别。
答案：同步计数器的时钟信号同时控制所有触发器的时钟输入，而异步计数器的触发器时钟输入是独立控制的。
数字电子技术题库及答案
数字电子技术习题库一、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
A ．111 B. 010 C. 000 D. 1013．十六路数据选择器的地址输入（选择控制）端有（ ）个。
A ．16 B.2 C.4 D.84. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。
A. 1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C. 1011--1100--1101--1110--1111D.1011--1010--1001--1000--01115．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。
A. 11111101B. 10111111C. 11110111D.111111116. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。
A ．15B ．8C ．7D ．17. 随机存取存储器具有( )功能。
A.读/写B.无读/写C.只读D.只写8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
9其计数的容量为A ． 八 B. 五 C. 四 D. 三10．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为( )。
《数字电子技术》各章练习题题库
6.下述BCD码中，属于有权码的是________。（）
A．余3码B．循环码C．格雷码D．8421码
7.若变量A，B，C，D，E取值为10011时，某最小项的值为1，则此最小项是____。（）
A． B． C． D．
8.在下列电路中，不是组合逻辑电路的是________。（）
D．FPGA基于SRAM技术的体系结构是可变的。
26.下面器件中，属于复杂可编程逻辑器件的是_______。
A．PLAB．PALC．FPGAD．GAL
27.ISP技术的特点是________。
A．必须用编程器 B．不可反复编程
C．成为产品后不可再改变 D．系统在线工作过程中可以编程
28. 卡诺图如图1-1所示，电路描述的逻辑表达式F=________。
14.在________情况下,“与非”运算的结果是“0”
A.全部输入项是0 B.任一输入项是0
C.仅一输入项是0 D.全部输入项是1
15._______电路在任何时刻只能有一个输入端有效。 （ ）
A．普通二进制编码 B．优先编码器
C．七段显示译码器 D． 二进制译码器
16.TTL集成电路74LS138是3线8线译码器，当输入信号A2A1A0=110时，输出端 信号为。 （ ）
A. 01000000 B.10111111
C.111111101 D. 00000010
17.逻辑函数 ,当变量的取值为______时,不出现冒险现象。（）
A．B=C=1 B．B=C=0 C．A=1 C=0 D．A=0，B=0
18.有S1，S2两个状态，在相同输入条件下_____，可确定S1和S2等价。（）
A． B． ， C． ， D． ，
数字电子技术试题(含答案)
精品文档:名姓考试试题（卷A ）专业： 考试科目： 数字电子技术 适用班级：、单项选择题：（请在答题纸答题）（每小题2分，共20分）1、十进制数35转换为二进制数为（ A. 11001B.100011 :号证考准-二二二二：级班---------------:业专） 卷 （题 试 试考 末 期记 标何 任 作 准不 内 以 线封 密C. 10101D.1101102、十六进制数 A05CH 转换为二进制数为（ A.1011 0000 0101 1011 B.1010 0010 0101 1000 C.1010 0000 0101 1100 D.1000 0010 0110 10103、十进制数86转换为BCD 码应为(A.01010110B.10000110C.00111001D.011010004、已知Y=A+BC 则下列说法正确的是（A.当 A=0 B=1、C=0 时，Y=1B.C.当 A=1、B=0、C=0 时，Y=1D.5、A=0、 A=1、B=0、C=1 时，Y=1 B=0、C=0 时，Y=0 F 列逻辑代数基本运算关系式中不正确的是（ A.A+A=A B.A • A=A 6、二输入端的或非门，其输入端为A.ABB.C.A+0=0 )D.A+1=1A 、B ,输出端为Y,则其表达式Y=（C.ABD.A+B7、基本RS 触发器如图所示, A.S=R=0B.S=R=1欲使该触发器保持原态，则输入信号为（C.S=1 R=0D.S=0 R=1&要使JK触发器处于计数状态，则必须使（)D.J=1 ，K=0A.J=K=1B.J=K=0C.J=0，K=19、下列触发器中没有计数功能的是（）A.RS触发器B.T触发器C.JK触发器D.T /触发器10、组合电路中的冒险，偏“0”冒险Y =( )A. AAB. A AC.A+OD.A+1二、填空题：（请在答题纸答题）（每空2分，共30分）1、逻辑函数的表示方法有___________ 、_____________ 、____________________________________ 、___________ 、___________ 五种形式。
《数字电子技术》课程题库(1)(1)
《数字电子技术》课程习题库一、填空题1．二进制数的基数是（ ），二进制数的码元为（ ）和（ ），其进位关系是（ ）进一。
2、BCD 码是用( )位二进制数码来表示( )位十进制数。
3．在计算机内部，只处理二进制数，二进制数的数码有（ ）、（ ）两个，写出从（00）B 、依次加1的所有2位二进制数（ ）。
4（B1）H = （ ）B =（ ）O =（ ）8421BCD=（ ）D （A6）H = （ ）B =（ ）O =（ ）D（ 3A ）16 =（ ）2 =（ ）10(127)10= ( )2= ( )8421BCD（1101）B = （ ）H =（ ）O =（ ）D=（ ）8421BCD（ 4A ）16 =（ ）2 =（ ）8=（ ）10=（ ）8421BCD5．（317）O =（ ）H =（ ）B =（ ）D 。
6．已知逻辑函数Y AB CD =∙，不变换逻辑表达式，用（ ）个（ ）门可以实现其逻辑功能；Y A B C D =+++，不变换逻辑表达式，用（ ）个（ ）门可以实现其逻辑功能。
7．逻辑函数的表达方式有（ ）、（ ）、（ ）、（ ）。
8．三种基本逻辑关系是（ ）逻辑、（ ）逻辑和（ ）逻辑。
完成“有0出0，全1出1”的逻辑关系是（ ）。
9．请补充以下逻辑代数法则：=∙1A ( ) =∙A A ( ) =A ( ) =+B A A ( ) =++C B A ( ) =ABC ( )B A AB +=( ) =∙0A ( ) =+0A ( ) =∙A A ( )10、5个变量可构成( )个最小项，全体最小项之和为( )。
11、4个变量可构成( )个最小项，全体最小项之和为( )。
12．逻辑函数F AB BC =+的最小项之和表达式为（ ）。
13、使函数C B A Y ⋅⋅=为1的A、B、C 的值分别为（ 、 、 ）。
14．完成下列逻辑运算：1001∙++=（ ）； 110110∙+∙+∙=（ ））（）（10100∙+∙+=（ ）； ）（0011+∙∙=（ ）15．请写出下表中所示门电路符号对应的表达式及门电路名称。
数字电子技术试题库及答案(学霸专用,用了都说好)资料
数字电子技术期末试题库一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 A 。
数字电子技术题库
一、 选择题1. 求逻辑函数Y AB B AB =++的最简与或式（ ）()()()()1A A B ABB A BC A B BD +++++2. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7）C ． F (A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）3. 求逻辑函数C B A ABC C B A ABC Y ++++=的最简与或式A. C B A ABC Y ++=B. C B A Y +=C. C B Y +=1D. 14. 求逻辑函数C B A ABC C B A ABC Y ++++=的最简与或式A. B AB Y +=B. 1=YC. B A Y +=D. AC AB ABC Y ++=5. 求逻辑函数01234689101114(,,,)(,,,,,,,,,,)Y A B C D m m m m m m m m m m m =∑最简与或式（ ）()()()()A B CD ADB B CD ACDC B CD AD D B CD AD ++++++++6. 函数Y ABC AB =+的最简与或式（ ）()()()0()1A AB AB AC BCB AB AB AC BC CD ++++++7. 逻辑函数()Y ABC AB AB BC =+++，最少需要几个与非门可以实现此逻辑（ ）(A) 2 (B) 3 (C) 4 (D) 58. 逻辑函数()Y CD A B ABC ACD =⊕++约束条件0AB CD +=的最简与或式（ ）()()()()A B AD ACB B AD AC C B AD AC D B AD AC ++++++++9. 逻辑函数(,,)Y A B C ABC AC BC =++的标准与或式为（ ）()(1,3,5,7)()(0,3,5,7)()(1,2,5,7)()(1,3,5,6)A m B m C m D m ∑∑∑∑10. 图中门电路为74系列TTL 门。
数字电子技术期末复习题库及答案llll
第1单元能力训练检测题一、填空题1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。
3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10，位权是10的幂。
5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的，简称为数制。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。
14、在化简的过程中，约束项可以根据需要看作1或0。
二、判断正误题1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。
（对）2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。
（对）3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。
（对）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
（错）5、逻辑函数F=A B+A B+B C+B C已是最简与或表达式。
数电复习题库
数字电子技术试题一一、填空题（每空1分，共20分）1．函数的或·与表达式是，其与·或·非表达式为。
2．的最简式为，的最简式为。
3．（2.718）D =（）B=（）O。
4．（29）H =（）B，（11.01101）B=（）H。
5．组合逻辑电路的分析可分为、、、四大步骤。
6．时序逻辑电路的功能描述通常有、、、四种方法。
7．在A/D转换器中，型A/D转换器的转换精度较高，型A/D转换器的转换速度最快。
8．施密特触发器有个阈值电压，称它的传输特性为。
二、电路功能分析题（共20分）1．七段显示译码电路如图2.1(a)所示，对应图2.1(b)所示输入波形，试确定显示器显示的字符序列是什么？2．试分析图2.2所示电路，画出它的状态图，说明它是几进制计数器。
74161功能表清零RD 预置 LD 使能 EP ET 时钟CP 预置数据输入 ABCD 输 出 Q D Q C Q B Q A L H H H H× L H H H×× ×× L × ×L HH×× ××××× ABCD ×××× ×××× ××××LLLL ABCD 保持 保持计数三、电路设计题（每题10分，共20分）1．试设计一个8位相同数值比较器，当两数相等时，输出L=1，否则L=0。
2．试用上升沿触发器的D 触发器及门电路组成3位同步二进制加计数器，画出逻辑图。
四、电路计算题（每题10分，共20分）1．由555定时器及场效应管T 组成的电路如图所示，电路中 T 工作于可变电阻区，其导通电阻为。
试：(1) 说明电路功能。
(2) 写出输出频率的表达式。
2．某双积分型A/D 转换器中，计数器为十进制计数器，其最大计数容量为。
数电期末考试题库及答案
数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 4D. 8答案：A3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 电路中没有存储元件D. 输出状态不随时间变化答案：B4. 一个4位二进制计数器可以计数的最大值是（）。
A. 15B. 16C. 8D. 7答案：B5. 在数字电路中，使用最广泛的逻辑门是（）。
A. 与非门B. 或非门C. 异或门D. 非门答案：A6. 一个D触发器的输出状态取决于（）。
A. 时钟信号B. 数据输入C. 复位信号D. 时钟信号和数据输入答案：D7. 在数字电路中，一个3线-8线译码器的输入线数是（）。
A. 3B. 4C. 5D. 8答案：A8. 一个4位二进制计数器的计数周期是（）。
A. 8B. 16C. 32D. 64答案：B9. 一个JK触发器在J=0，K=1时的输出状态是（）。
A. 保持不变B. 置0C. 置1D. 翻转答案：D10. 在数字电路中，一个同步计数器与异步计数器的主要区别是（）。
A. 计数速度B. 电路复杂度C. 计数方式D. 时钟信号的使用答案：D二、填空题（每题2分，共20分）1. 在数字电路中，一个3线-8线译码器可以产生________种不同的输出状态。
答案：82. 一个D触发器在时钟信号的上升沿到来时，其输出状态将________输入端的数据。
答案：复制3. 一个4位二进制计数器的计数范围是从________到________。
答案：0000到11114. 在数字电路中，一个与非门的输出状态与输入状态之间的关系是________。
答案：反相5. 一个JK触发器在J=1，K=0时的输出状态是________。
答案：置16. 在数字电路中，一个3线-8线译码器的输出线数是________。
(完整word版)数字电子考试题
一、填空题《每空（分.共20分）1.有一ftW 10010011・作为自然二进制数臥它郴寺于十进制敷（2•三态门电賂的檢出冇烏电平.低电平和（）3种状态.io.构片中观慢集成电mioift■计为（）位.YiUPCoQQz13・驰段故码皆的译円!S的箱出电T为（> 仔效.二.单项送择魏（*大题共15小JS.每小題2分.共30分）（住何小电列岀的四个备选顼中只"•个足M符刽BHS!求的・诚将兀代（WP"L8・G的衲号内•侑选.$选或枪L均无分•）1.曲数F（ABC>-AB・BOAC的最小巫农达兀为I ）.A. F（A.B.C/-Em （0. 2. 4> B（AKC>-£m（3. 5. 6. 7）C・ FSBC尸Em（0. 2・ 3. 4> D F（A.B.C>-£m （2. 4・ 6. 7>2・8线一3线优先娠问訪的输入为Io-I-・寺优先级效时.上2 •比•彳）的（ft足< >.3・TTL打釘】参余的楡入讹川樓<4. TTL<J j?iJKlttXBiE«工作时.和S" < «T.5. 已就畑散F =（丑+A+C Q）6.如果对ttft± 10S个符号邊行二臥M£^K < >位二进制散円.7.典即的TTL与1ITJ电卅便用的电酬为电源电斥为（〉V. 电丫为（）V.枪出低电V为（）V・CMO：；电卅的电源电压为（s. 74LS13S足，找一8找呼邓JS•歼巧为输岀低电平仃效.齐箱入为心厶4口0时•输血打乙匕岭岭岭并岭庖为《9 '. ?f, 3J6S 1- 序总元的存铸电踣设计16位为一个字节ff） ROM・K ROM z i ）根地址线.tr（>.作为8Q21BCD码时•它郴寺于十进制数（11.下阳所示电WH、・Yi= <A. 111 B 010 C 000 D 101)进WilttiK.3. l AWtlKiiiffa 的地址筍入（选择拧制＞增仃（）个・A. 16B.2C.4D.S4.有一个左移移时存器tax ion 后. 其审行■»入岡定技0.在4个移位骸冲CP 作用下•四位数拥的務也过程足（A 1011-0110-1100-1000-0000B 1011-0101-0010-0001-0000C. 1011..1100..1101-.1110..1111D. 1011-1010-1001-1000-X)111 5.已JU74LS138LfF|S 的怡入三个便能嫌(E L 1・- ED 〉时•地址円・WUftlTY-〜匕奴A 11111101B 10111111C. 11110111D 111111116. —只四楡入覘或⑪门.便其檢岀为［的输入饗艮取tfuncrn ）«•.A. 15B. 8C. 7D. 17.随机“取存储器口彳“ ）功陡.A.或/写B.无读/写C.只选D.只写s. x 个融发器可以构戚址大计数长度（进we ＞为（A.XB.2XC.X 2D.f9.某计歎鬍的状心转樓图如八其计ttWWtt 为（）A.八 B 五AB<r l说明0 0 0s保h0 1 0 ao1 0 1B.11 1 0sA. r- =AB. Q 11*1 = AQ n + AQ nC. Q a+1 = AQ n +K5nD. (T- = 3A. S. 125VB. 4VC. 6. 2SVD. 9. 375V12. fft8(F=AB-BC.使 F=L 的输入 ASCfflft 为(〉2・已HIM ：电路的K 11)^40下・谀电舒的逻辑农达比为( ).A Y = CB D ABC Y ABC T 0 0 0 0 1 0 0 0 0 0 111 0 11A. ABC=000B. ABC=010C. ABC=101D. A5C=U0）的计数ZL10.己划尺触艾的特竹稅如下3、B 为总发58的输入）其綸出佶号的逻緝杞达式为（11.fl •个12的D AH 换器.i 殳它的満列度输出电压为10V ・ 当输入数字fit 为1101时.■出电压为《0 1 0 0 1 1 0 10 1 111111四个触发眾组成的环行计数器敍多彳“〉个自效状态・A. IB. 6C. 8D. 1615.逻辑函数F-AB+BC 的反函数F=（ A. （A +B ） （ B+C ） C. A + B+C三. 畀斷说明・大■共2小■小・6分.共2分〉（wiwF 列*趣疋淇.正确的在awws 号内打•厂•信淇的打*•〉I ■逻躲变st 的耿伯・I 比o 大•《>2. D/AHJ^S 的位数越$•能够分辨的赧小输出电压受化fit 就趁小（ >.3・八路数IK 份配器的堆址输入（选择住制）瑞有8个・（ >4.囚为逻報农达AA*B*AB=A-B«a.所以 A5=0/«iZ.（）5•利用反HMI 誓法获卻“邊制计数器时.若为斤步M 第方K.電状态SN 只足短河的过渡状态.不能穂定而是立刻受为0状态•（ >6・在时间和幅度r.ffift 续变化的佶号是数字侑号.号不是数字侑号.<）7- rj5tJ«就是逻Ulrttt 中不允许出现的变就取值组合•用卡诺图化简射・可将釣束坝当作1・也町当作0-（ >8.时殍电路不含有记亿功能的»n. < ）9・计数器隊了能对输入昧冲进行计数.还僥作为分箕!《用.（）io ・优先塢码器只对冋时楡入的佶号中的优先级别蹑岛的一个怙号垢码・<四、像合■（共30分）一.城空电（每空1分・共20分）1.117 .933.高电Y 谀总空7. 5 » 3.6 . 0.35 . 3-189. 11 • 16n Yx=A B ： Y ：=A B * A B ： Y>=A B14.低1—31 5 6■1S 9 1 1 1 1 14 1)B. (A+B) (B+C ) D. A B + BC《效字电子技术》A2. MR1 4. ABACD+ABC+DS. 10111111 10・ 2013. 501■3•A C c A C A A DBC AD C D B12S45678J10 X J X X J J V X J J一.城空直，（何空】分・共15分〉1. / = AB + C的州种标准形式分别为©）,（）.2・« 2004个“广斤或起來甜到的第果足< ）.3.半导体#05的结构主要包含三个部分.分别是< ）.< >.< ）.4.8位10000000为5、・"只丫股低位为岛电f. WJ«»tlJ电压为（皿勺输入为KXXHOOO.则输出电压为（5.箱連汝ifi近勦和“积分巾两WADHR5S而古. < ）的抗干忧施力0・（）的快.6・由5SS定时器构或的三种电烙屮.（）和（）©林冲的整形电络・7•与PAL相比.GAL器件脊可编稈的输出结构•它是通过对（〉进行給秤设定其（）的I：作模式来实现的.而II由于采用了（的工艺酩恂•可以便它的通用性狠好•使用更为方便貝活.二.«!««求作《共15分）1.将逻報隔数P・AB・AC耳成…j或靠”袞达式・井用-集电WJfWrlttr来实现.ffik :屮电路均［tlCMO S门电IK恂成.写出P. Q的农达式・井■出对虑A、B. C的P. QjJ形.参考答案城空《毎空1分・共15分〉Y(ABC)=工〃W = 12,3,5,7), Y(ABC) = riM( (/ = 0,4,6)地址译码找・存飾矩阵.输出缓冲君0059. 5.31«枳分来.逹次诵近型施总特融发话.单隐态袖处器结构拎利字.输出逻辑宏单元.E:CMOS 二.粮恋要求作8L （共15分〉P=A + BC = ^^Uoc与非门实现如图：5.6・7.+VccA _______ __ • i•bn ； ； ；ci ; rl ~~!P dn = jQ ! rLT~三.1)7 0=£)% A&j + PA&A + D 2A 2A l A 0+ D 5A 2A l A 0+ D 4A 2A 1A 0 + D 5A 2A Y A Q + D 6A 2A l A 0+ D 1A z A lAo3）该电卅为序列脉冲发牛器・为A3、Al. AO 从OOG-111连饮变化时・Y 釧:连裟脉冲KH10011・ 《徽字电子技术"》（第二耆）一.域空国，《毎空1分.共16分》1. 逻输函数仔四种我承方法.它FI 分别是 < >. < >.（ 〉和（ ）•2. « 2004个 r 异或起来紂到的结果是<）.3・nwflitfj 所憐的女极勦集成电路和架槪型集咸电略的典刘电总分别足 < ）电路和（ ）电略.4.施总特（ ）个桧定状态・•莎谐朕薄鶴仃（ > 个建定状恵・5・己知IntemH 足1K ・4位的RAM 集戚电路芯片.它冇地址线（> 条・数携线（）条.6・已如被转楼的佶号的上阴般止顿冷为10kHz. W1AD 转換為的衆样换*沟髙亍（ ）kHz ：龙成•次转锲所用的时何应小于（7. GAL 器件的全称足（〉•与PAL 相比.它的输出电路是通过塢程设定共（> 的匸作快式来实现的.lif 且由于采用f （的匸艺席何.可以盹更垢用.便用更为方便灵活. 一. 城空分.共16分）1. 奠值农.iJWffl. iSW^i&X ・ KiCffi ：2・（h3・ TTL • CMOS. 4・两• 0 i S ・ 10 • 4 i 6・ 20 ■ SO M S I7.通川内列逻辑.愉出逻卿宏单元.E :CMOS《数字电子技术基确》（■三音）一.城空（毎題1分.共10分）,P = AC+BC;旷=A + B C+B + Q"・E1 TTL 门电胳綸出必电V 为 _______ V .闻值电压为 ___________ V ： 2•触发器按动作特点可分为基本型. _________ • _______ 利边沿型： 3. tn 介逻输电卅产生兗。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
单选题0000020005、两个开关控制一盏灯，只有两个开关都闭合时灯才不亮，则该电路的逻辑关系是 。
(a)与非 (b)或非 (c)同或 (d)异或答案：a (难)0000020006、已知F ＝A B C +C D ——————，选出下列可以肯定使F =0的取值 。
(a)ABC =011 (b)BC =11 (c)CD =10 (d)BCD =111答案：d (难)0000020008、已知二输入逻辑门的输入A 、B 和输出F 的波形如图1.3.1所示，这是 逻辑门的波形？(a)与非 (b)或非 (c)同或 (d)与答案：c (难)0000020011、在如图1.3.2所示逻辑电路田中，能实现逻辑函数L=A B +C D ——————的是 。
答案：c (难)0000010024、TTL与非门输出低电平的参数规范值是。
(a)U OL≤0.3 V (b) U OL≥0.3 V (c) U OL≤0.4 V (d) U OL≥0.8V答案：c (难)0000010030、某集成电路封装内集成有4个与非门，它们输出全为高电平时，测得5V电源端的电流为8 mA，输出全为0时，测得5 v电源端的电流为16 mA，该TTL与非门的功耗为mW。
(a)30 (b)20 (c)15 (d)10答案：c (难)0000010034、门电路输人端对地所接电阻R≤R OF时．相当于此端。
(a)接逻辑“1” {b}接逻辑“0” (c)接2.4V电压 (d) 逻辑不定答案：b (难)0000010035、门电路输人端对地所接电阻R≥R ON时．相当于此端。
（a）接逻辑“1” {b}接逻辑“0” (c)接2.4V电压 (d) 逻辑不定答案：a (难)0000010036、数字系统中，降低尖峰电流影响，所采取的措施是。
(a)接入关门电阻 (b)接入开门电阻(c)接入滤波电容 (d)降低供电电压答案：c (难)0000030046、利用2个74LSl38和1个非门，可以扩展得到1个线译码器。
(a)2—4 (b)3—8 (c)4—16 (d)无法确定。
答案：c (难)0000030047、用原码输出的译码器实现多辅出逻辑函数，需要增加若于个。
(a)非门 (b)与非门 (c)或门 (d)或非门答案：c (难)0000030048、七段译码器74LS47的输入是4位，输出是七段反码。
(x)二进制码 (b)七段码 (c)七段反码 (d)BCD码答案：d (难)0000030049、多路数据选择器MUX的输入信号可以是。
(a)数字信号 (b)模拟信号 (c)数模混合信号 (d)数字和模拟信号答案：a (难)0000040056、如果把D触发器的输出Q 反馈连接到输入D，则输出Q的脉冲波形的频率为CP脉冲频率f的，(a)二倍频 (b)不变 (c)四分频 (d)二分频答案：d (难)0000040057、某触发器的2个输入X1、X2和输出Q的波形如图5.3.1所示，试判断它是触发器。
(a)基本RS (b)JK (c)RS (d)D答案：b (难)0000060078、在环形振荡器中，为了降低振荡频率，通常在环形通道中串入。
(a)更多非门 (b)电感L (c)RC环节 (d)大容量电容答案：c (难)0000060084、改变值，不会改变555构成的多谐振荡器电路的振荡频率。
(a)电源V CC {b}电阻R1 (c)电阻R2 (d)电容C答案：a (难)0000060085、555构成的多谐振荡器中，还可通过改变端电压值使振荡周期改变。
(a)V CC (b)R D (c)C—U (d)GND答案：c (难)0000060086、在端加可变电压，可使555多谐振蔼器输出调频波。
(a)OUT (b)R D (c)C—U (d)GND答案：c (难)0000060087、555构成的多谐振荡器电路中、当R1=R2时，欲使输出占空比约为50％，最简单的办法是。
(a)电容C减半 (b)R2两端并接二极管（c）C—U端接地 (d)VCC减半答案：b (难)0000050092、欲把36kHz的脉冲信号变为1Hz的脉冲信号，若采用十进制集成计数器，则各级的分频系数为。
(a) (3，6，10，10，10) (b)(4，9，10，10，10)(c) (3，12，10，10，10) (d) (6，3，10，10，10)答案：b (难)0000050093、用集成计数器设计n进制计数器时，不宜采用方法。
(a)置最小数 (b)反馈复位 (c)反馈预置 (d)时钟禁止答案：d (难)0000050097、两模数分别为M1和M2的计数器串接而构成的计数器，其总模数为。
(a) M1＋M2 (b) M1× M2 (c) M1—M2 (d) M1％M2答案：b (难)0000080102、在系统可编是指：对位于的可编程逻辑器件进行编程。
(a)用户电路板 (b)特制的电路板 (c)编程器 (d)专用编程器答案：a (难)0000080104、HDPLD比较适合用在以的数字系统。
(a)复杂 (b)控制为主 (c)时序为主 (d)较简单答案：b (难)0000080105、FPGA比较适合用在以的数字系统。
(a)复杂 (b)控制为主 (c)时序为主 (d)较简单答案：c (难)0000080106、高密度可编程逻辑器件中具有硬件加密功能的器件是。
(a)HDPLD和FPGA (b)GAL (c)HDPLD (d)FPGA答案：c (难)0000080107、要对—用户电路板上的3片在系统可编程芯片编程，你认为最好的方法是 。
(a)在专用编程器上逐片编程(b))在专用编程器L 同时编程(c)通过编程线对板上的HDPLD 逐片编程(d)通过编程线对板上的所有HDPLD —次编程答案：d (难)0000070110、n 位DAC 最大的输出电压u Omax 为 U ⊿A 。
(a)(2n －1) (b) 2n (c) 2n +1 (d)( 2n +1)答案：a (难)0000070114、集成D ／A 转换器不可以用来构成 。
(d)加法器 (b) 程控放大器(c)数—模转换 (d)波形发生电路答案：a (难)0000070115、如要将一个最大幅度为5.1 V 的模拟信号转换为数字信号，要求输入每变化20m V ，输出信号的最低位（LSB ）发生变化，应选用 位ADC(a)6 (b)8 (c)10 (d)12答案：b (难)0000020126、函数F (A ，B ，C ，D )＝∑m (1，3，5，7，8，9，10，11，14，15)的最简与非实现是 。
（a ）=F AC B A D A ++ (b)AC B A D A F ··= (c) C A B A D A F ++= （d ）C A B A D A F ··= 答案：b (难)0000020127、函数BD A CD AB F ++=的或与式是 。
（a ）))()((D B A D C B A F ++++=(b)))()((D B C B D A F +++= (c)))()((D B A D C B A F ++++=（d ）))()((D C A D B A C B F +++++=答案：b (难)0000020128、函数)10(),15,13,8,6,3,2,1(),,,(d m D C B A F ∑+∑=的简化与或表达式是 。
（a ）D C A ABD D B B A F +++=（b ）D C B ABD D C A B A F +++= (c) D C A ABD D B A B A F +++=（d ）D C B D C A D C B ABD B A F ++++=答案：a (难)0000020131、能使逻辑函数))()((C B A C B A C B A F ++++++=为0的变量（顺序为ABC ）组合是 。
（a ）011, 110, 101 (b)010, 001, 100(c) 110,101, 011 （d ）110，101，111答案：b (难)0000020135、在下列表达式中，只能用或非逻辑实现的是 。
（a ）B A B A F ·= （b ）B A B A F ·= (c) C B A C B A F +++++= (d) AB B AB A F ·= 答案：c (难)0000020136、能使逻辑函数D C B A F ⊕⊕⊕=均为1的输入变量的组合是 。
（a ）1101，0001，0100，1000 （b ）1100， 1110， 1010，1011（c ）1110， 0110，0111，1111 （d ）1111，1001， 1010，0000答案：a (5)0000010145、如右图所示的反相器电路中，欲加深二极管T 的饱和深度，在其他条什不变的情况下，可采取 的措施。
（a ）增大R 2：（b 减少RC(c)减少V CE(d)增大T 的β答案：d (难)0000010154、扇山系数N o 是指逻辑门电路 。
（a ）输出电压与输入电压之间的关系数（b ）输iU 电压与输入电流之间的关系数（c ）输出端能带同类门的今个数（d ）输入端数答案：c (难)0000010153、为实现CD AB F · ，下列电路接法正确的是 。
答案： d (难)0000010162、TTL 与非门的关门电平0.7V ，开门电平为1.9V ，当其输入低电平为0.4V ，输入高电平为3.2V 时，其低电平噪声容限为 。
（a ）1.2V （b ）2.1V( c ) 0.3V （d ）1.5V答案：c (难)0000010166、两输入变量A 、B 的辑门的输出、输入如图3.11所示，根据输出波形F 应该属于 。
（a ）与非门 （b ）或非门（c ）同或门 （d ）与门答案：c (难)0000040190、下列电路中，只有( )不能实现Q n ＋1＝Q —n 。
答案： d 难0000040192、如下各触发器电路中，能实现Q n＋1＝Q—n＋A功能的电路是( )。
答案：b 难0000050203、在设计同步时序电路时，检查到不能自行启动时，则( )。
（a）只能用反馈复位法清零（b）只能用修改驱动方程的方法（c）必须用反馈复位法清零并修改驱动方程（d）可以采用反馈复位法(置位法)，也可以采用修改驱动方程的方法保证电路能白行启动。
答案：b 难0000050204、已知Q3 Q2 Q1 Q0是同步十进制计数器的触发器输出，若以Q3作进位，则其周期和脉冲宽度是( )。