实验三时序逻辑电路设计

实验三时序逻辑电路设计
一、实验目的
1、了解和逐步掌握一般时序逻辑电路的设计方法；
2、熟练掌握计数器模块的设计方法；
3、熟练掌握数码管动态显示的原理和控制方法；
4、熟悉和掌握嵌入式逻辑分析仪Signal TapⅡ的使用和测试方法。

二、实验设备
计算机、QuartusⅡ软件、实验箱
三、实验内容
在QuartusⅡ软件中采用VHDL语言完成一个具有异步复位和同步使能功能的模200计数器的设计。

具体要求如下：
1、通过3个按键或开关分别控制时钟信号、使能信号和复位信号；
2、计数器的计数值通过3个数码管动态显示、进位输出通过一个发光二极管的
亮灭来表示；
3、可以通过按键控制计数器计数，正常情况下计数器自动计数；
4、对实验结果进行测试时，使用QuartusⅡ软件中的嵌入式逻辑分析仪Signal
TapⅡ实时测试，并观察计数器的相关端口信号的变化。

四、实验步骤
注意：详细步骤根据具体实验过程独立完成。

图-1 开关量输入输出模块
S1—s8是带自锁的单刀单执拨码开关，在开关未拨动时是低电平，拨动时J1为高电平并保持高电平不变，只有回拨开关时J1才恢复低电平输入。

图-2 按键模块
此模块共有8个按键，BUTTON1—BUTTON8是轻触按键；在按键未按下时JP6为高电平输入，按键按下后JP6对FPGA输入低电平，松开按键后恢复高电平输入。

图-3 LED 灯指示模块
该模块有8个LED指示灯，在使用时候只需要用排线连接JP5和FPGA连接，FPGA输出低电平时指示灯亮。

图-4 动态数码管原理图
五、实验总结
注：包括对软件操作方法、实验设计方法或思路等的总结和体会两部分。

六、实验结果和分析
实验结果包括两部分内容：
1、程序清单
2、截图及结果分析
注意：截图应注明名称，如“图1 200计数器仿真波形”、“ 图2 Signal TapⅡ中计数器输出波形”等；仿真波形要有适当的文字分析。

本实验截图共有3个：
（1）200计数器仿真波形；
（2）顶层设计原理图或RTL图。

（3）Signal TapⅡ中计数器输出波形。

问题回答（本部分内容写在预习报告中）
1、对比采用VHDL语言和数字电子技术课程中设计计数器电路方法的不同。

2、简述采用嵌入式逻辑分析仪Signal TapⅡ的优点。

实验报告要求说明
1、实验报告用纸要求
手写部分应统一采用学校预习和正式实验报告专用纸。

2、报告内容及书写要求
预习报告：包括实验目的、实验设备、实验内容、（预习）实验程序、问题回答5部分内容。

正式报告：实验步骤、实验总结、实验结果和分析3部分内容。

打印截图：各种截图在A4纸上居中排放；每个截图下方居中位置用“宋体，小四”字注明截图序号和名称。

3、排放顺序和装订要求
排放顺序：实验报告按（1）预习报告、（2）正式报告、（3）打印截图的顺序自上而下的整齐排放。

装订要求：在本次实验整份报告（预习、正式报告、截图）的左上角用1到2枚订书钉整齐装订。

4、（1）同组人员实验报告中的实验步骤、实验总结、预习程序、仿真结果分析、
问题回答等部分的内容独立完成，不得互相抄袭，否则判雷同，本次实
验按0分计算。

（2）对于字迹潦草、报告内容不符合要求、装订混乱、报告雷同等情况的实验报告一律退回，本次实验按0分计算。