电子信息工程专业→sopc课程设计精华版

摘要时钟，自从它发明的那天起，就成为人类的朋友，但随着时间的推移，人们对它的功能又提出了新的要求，怎样让时钟更好的为人民服务，怎样让我们的老朋友焕发青春呢？这就要求人们不断设计出新型时钟。

本人设计的产品为24小时制的多功能数字钟，具有时钟时间设置、闹钟时间设置、闹钟开、闹钟关等功能，数字显示小时、分钟、秒，闹钟就绪灯，蜂鸣器。

本论文针对上述情况，在设计中采用EDA自动化设计技术。

以计算机为基本平台，以硬件描述语言为系统逻辑描述表达方式，以EDA工具作为开发环境，以大规模可编程逻辑器件为设计载体，以专用集成电路ASIC为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。

这样的设计方法，大大的缩短了设计的周期，降低了设计成本。

设计出来的数字钟具有功能多、体积小、功耗低的特点。

在论文中主要涉及的内容有：1、介绍Verilog HDL语言。

2、介绍在QuartusII软件上对数字钟的设计。

3、介绍系统仿真结果和硬件验证与分析。

4、对整个设计系统进行总结。

关键词: 电子设计自动化 Verilog HDL 可编程逻辑器件目录摘要............................................................................. 错误！未定义书签。

第1章绪论 (3)第2章V erilog HDL语言 (5)2．1 Verilog HDL语言简介 (5)2．2 Verilog HDL主要特点 (5)2．3 Verilog HDL语言开发软件---QuartusⅡ (5)第3章数字钟Verilog HDL的设计 (7)3．1设计方案及工作原理 (7)3.1.1数字钟设计原理 (7)3.1.2 数字钟功能 (7)3．2 数字钟钟控定时器的基本组成 (8)3.2.1 D触发器的设计 (8)3.2.2数据选择器的设计 (9)3.2.3 计数器的设计 (10)3.2.4 数据分配器 (12)3.2.5译码器 (13)3.2.6分频器 (15)3.2.7闹时器 (16)3.2.8 报时器 (17)3．3 数字钟原理图 (19)第4章软件调试 (20)结论.......................................................................................................... 错误！未定义书签。

参考文献. (22)附录 (23)第1章绪论中国是世界上最早发明计时仪器的国家。

有史料记载，汉武帝太初年间（纪元前104-101年）由落下闳创造了我国最早的表示天体运行的仪器——浑天仪。

东汉时期（公元130年）张衡创造了水运浑天仪，为世界上最早的以水为动力的观测天象的机械计时器，是世界机械天文钟的先驱。

盛唐时代，公元725年张遂（又称一行）和梁令瓒等人创制了水运浑天铜仪，它不但能演示天球和日、月的运动，而且立了两个木人，按时击鼓，按时打钟。

第一个机械钟的灵魂——擒纵器用于计时器，这是中国科学家对人类计时科学的伟大贡献。

它比十四世纪欧洲出现的机械钟先行了六个世纪。

第一只石英钟出现在二十世纪二十年代，从三十年代开始得到了推广，从六十年代开始，由于应用半导体技术，成功地解决了制造日用石英钟问题，石英电子技术在计时领域得到了广泛的应用。

并取代机械钟做了更精确的时间标准。

早在1880年，法国人皮埃尔·居里和保罗·雅克·居里就发现了石英晶体有压电的特性，这是制造钟表“心脏”的良好材料。

科学家以石英晶体制成的振荡计时器和电子钟组合制成了石英钟。

经过测试，一只高精度的石英钟表，每年的误差仅为3-5秒。

1942年，著名的英国格林尼治天文台也开始采用了石英钟作为计时工具。

在许多场合，它还经常被列为频率的基本标准，用于日常测量与检测。

大约在 1970 年前后，石英钟表开始进入市场，风靡全球。

随着科学的进步，精密的电子元件不断涌现，石英钟表也开始变得小巧精致，它既是实用品，也是装饰品。

它为人们的生活提供方便，更为人们的生活增添了新的色彩。

在现行情况下根据简单实用强的、走时准确进行设计。

而实验证明，钟表的振荡部分采用石英晶体作为时基信号源时，走时更精确、调整更方便。

钟是一种计时的器具，它的出现开拓了时间计量的新里程。

提起时钟大家都很熟悉，它是给我们指明时间的一种计时器，并且我们每天都要用到它。

二十世纪八十年代中国的钟表业经历了一场翻天覆地的大转折。

其表现在三个方面：（1）从生产机械表转为石英电子表；（2）曾占据中国消费市场四十多年的大型国有企业突然被刚刚冒起的“组业”所取代，钟表生产中心转向中国南方沿海一带；（3）中国钟表业发展从以机芯为龙头改为以手表外观件为龙头。

这场转折以迅雷不及掩耳的速度，冲击着传统的中国钟表工业。

中国的钟表业从技术简单、零件少的石英钟机芯制造入手。

最初石英钟机芯全靠从日本、德国进口，1989年开始完全自己生产，包括模具的制造加工。

近十余年，逐渐提高机芯质量的稳定性，同时转向对手表机芯研制与开发。

目前石英钟表机芯生产主要在福建省福州、广东东莞、番禺；机械钟表机芯在上海、山东等地。

现在我国的电子业发展非常快速，电子业的发展有利于钟表业的发展。

在中国钟表发展史上，国产机芯研制的失败已经成为过去，“组装业”作为新兴钟表工业的起步阶段也已成为过去。

一支新的充满智慧的钟表精英在成长。

我们相信在科技高速发展的今天，钟表业运用当今材料工业、电子工业和其他领域的最新技术，一定会生产出代表中国科学水平的产品。

我们希望钟表业的精英们在提高制造技术水平中不断创新，培育出拥有自主知识产权的品牌。

这正是中国钟表业发展的希望。

数字钟被广泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常生活中的必需品。

由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。

诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。

因此，研究数字钟及扩大其应用，有着非常现实的意义。

第2章 Verilog HDL语言2．1 Verilog HDL语言简介Verilog VHDL(简称Verilog)是一种应用广泛的硬件描述语言，是以文本形式来描述数字系统硬件的结构和行为的语言，可用于从算法级、门级到开关级的多种抽象层次的数字系统设计。

它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

Verilog HDL的产生和应用可追溯到20世界80年代，1984年GDA(Gateway Design Automation)公司陆续开发了Verilog HDL及其仿真器，1989年Cadence收购了该公司，1990年Cadence公开发表了Verilog HDL，1995年成为IEEE标准，即IEEE Std.1364-1995或 Verilog HDL 1364-1995。

2．2 Verilog HDL主要特点1)既能进行面向综合的电路设计，又可用于电路的模拟仿真。

2)能够在多个层次上对所设计的系统加以描述，从开关级、门级、寄存器传输级（RTL）到行为级等，都可以胜任；设计的规模是任意的，语言不对设计的规模施加任何限制。

3)灵活多样的描述风格，可进行行为描述，也可时行结构描述或数据流描述；支持混合建模，在一个设计中各个模块可以在不同的设计层次上建模和描述。

4)Verilog HDL的行为描述语句，如条件语句、赋值语句和循环语句等，类似于软件高级语言，便于学习和使用。

5)内置各种基本逻辑门，如and、or和nand等，可方便地进行门级结构描述；内置各种开关级元件，如pmos、nmos和cmos等，可进行开关级的建模。

6)用户定义原语（UDP）创建的灵活性。

用户定义的原语既可以是组合逻辑；可通过编程语言接口（PLI）机制进一步扩展Verilog HDL语言的描述能力。

PLI是允许外部函数访问Verilog HDL模块内信息，允许设计者与模拟器交互的例程集合。

2．3 Verilog HDL语言开发软件---QuartusⅡVerilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），常用的Verilog HDL语言开发软件有Altera公司的MAX+PLUS II，Quartus II和Xilinx 公司的Foundation ISE。

本文主要是利用软件Quartus II的文本输入设计方式来进行设计的。

Quartus II是Altera公司推出的新一代开发软件，适合于大规模逻辑电路设计。

Quartus II软件的设计流程概括为设计输入、设计编译、设计仿真和设计下载等过程。

Quartus II软件支持多种编辑输入法，包括图形编辑输入法、VHDL、Verilog HDL的文本输入法、符合编辑输入法，以及内存编辑输入法。

第3章 数字钟Verilog HDL 的设计3．1设计方案及工作原理3.1.1数字钟设计原理数字钟的示意如下图所示。

它由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。

振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。

秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。

计数器的输出分别经译码器送显示器显示。

计时出现误差时,可以用校时电路校时、校分。

数字钟示意图如上图所示3．1．2 数字钟功能1) 具有正确的时、分、秒计时功能。

2) 计时结果要用数码管分别显示进、分、秒的十位和个位。

3) 有校时功能。

当S 键按下时，分计数器以秒脉冲的速度递增，并按60min 循环，即计数到期59min 后再回到00。

当工A 键按下时，时计数器以秒脉冲的速度递增，并按24h 循环，即计数到23h 后再回00。

产生闹铃和报时音校时时、分、秒时间显示4) 利用扬声器整点报时。

当计时到达59分59秒时开始报时，在59分50秒、52秒、54秒、56秒、58秒时鸣叫，鸣叫声频为500hz ；到达59分60秒时为最后一声整点报时，频率为1khz 。

3．2 数字钟钟控定时器的基本组成数字钟钟控定时器由：计数器、D 触发器、数据选择器、数据分配器、译码器、报时器、闹时器组、分频器和一个或非门这九大模块构成。

计数器主要分为24进制计数器和60进制计数器，24进制计数器对数字钟的小时位计行计数，60进制对数字钟的分和秒进行计数。