EDA期末报告-s

electrode name=source x=0.1 electrode name=drain x=1.9
electrode name=substrate backside 2.17 保存 ATHENA 结构文件 完成设计之后对结构进行保存。
（二）NMOS 的器件仿真 2.18 NMOS 管的输出特性曲线族 输出特性曲线如图 15 所示：
18
四、各关键步骤对器件性能的影响
4.1 氧化工艺的影响 栅氧化层厚度会影响阈值电压的值。改变氧化工艺进行的条件，如采用 1.2Pa,950 度， 3%HCL， 11 分钟， 在其他条件不变的情况下， 通过仿真可以得到阈值电压为： 0.897216. 而够到表面掺杂浓度，S/D 区薄层电阻变化不大。 不同的掺杂浓度对氧化速率也有影响。 图 24 表示硼离子掺杂浓度为 4e15 时得到氧 化层的厚度，与本次仿真得到的结果明显发生变化。 4.2 离子注入工艺的影响 阈值电压调整是利用离子注入，与注入离子的浓度有关系。改变硼的掺杂浓度可以 调整阈值电压，例如当掺杂浓度变为 3×1011cm-3 时，仿真得到的阈值电压仿真结果为 -0.269139 V。 4.3 外延工艺的影响 外延得到的多晶硅的厚度和栅氧化层的厚度共同影响阈值电压及其他参数。 本次仿 真中外延的多晶硅的厚度为 0.25um。如果将其变为 0.3um，其他条件不变，可得到阈 值电压为 0.895723V。对其他参数影响不大。 4.4 源漏注入及退火工艺的影响 源漏注入浓度及退火时间等对器件性能有重要的影响。主要影响结深，薄层电阻， 阈值电压，表面够到浓度等。 由仿真结果可以看到，随着源极/漏极注入浓度增加，结深有明显的提高，Idmax、 阈值电压无明显变化； 当注入浓度从 5e12cm-2 增加到 5e15cm-2 时长沟阈值电压、沟道 表面浓度无明显变化，n++区方块电阻、Idd 区方块电阻减小，当浓度由 5e15cm-2 增加 到 5e17cm-2 时，n++区方块电阻、Idd 区方块电阻明显下降，沟道表面浓度、长沟阈值 电压基本无变化。
3.4 S/D 结结深 如前面 2.14 中所述，仿真得到的 S/D 结结深为 0.343258um。 3.5 沟道表面掺杂浓度 如前面 2.14 中所述，仿真得到的沟道表面掺杂浓度为 6.19608e+16 atom/cm-3 。 3.6 S/D 区薄层电阻 如前面 2.14 中所述，仿真得到的薄层电阻为 73.6109 ohm/suare 。 3.7 输出特性曲线族 NMOS 管的输出特性曲线族如图 22 所示：
图 22
NMOS 管的输出特性曲线族
17
3.8 转移特性曲线 转移特性曲线如图 23 所示：
图 23
转移特性曲线
3.9 如前面 2.20 中所述，仿真得到的阈值电压为 0.612378 V。 3.10 如前面 2.20 中所述，仿真得到的 值为：0.000155748。 3.11 如前面 2.20 中所述，仿真得到的 nsubvt 值为：0.1011。
本次仿真通过改变硼的掺杂浓度可以调整阈值电压例如当掺杂浓度变为31011cm3时得到的阈值电压仿真结果为0269139v34sd结结深如前面214中所述仿真得到的sd结结深为0343258um35沟道表面掺杂浓度如前面214中所述仿真得到的沟道表面掺杂浓度为619608e16atomcm3
天津工业大学
2.4 提取栅氧化层厚度 Extract 是一组功能函数，可以方便的对数值或者曲线进行组合计算。提取语句如下，
得到的提取结果如图2所示：
图2
提取结果信息框
从运行结果可以看出，栅氧化层的厚度为89.8277埃（0.00898277 um） 。 2.5 阈值电压调整 此工艺可以进行阈值电压调整注入， 它是通过能量为15Kev， 剂量为3×1012cm-2实现的。
2.6 淀积多晶硅 在 NMOS 工艺中，多晶硅的厚度约为0.25um。语句如下：
4
2.7 多晶硅栅定义 定义多晶硅的硅栅，将多晶硅网格边缘定义为 x=0.45，对多晶硅从左边=0.45的位置 开始刻蚀。
刻蚀之后的图形如图3：
图3 2.8 多晶硅氧化
刻蚀多晶硅
在定义好多晶硅后，接下来的步骤是多晶硅注入前的多晶硅氧化。 氧化条件是3分钟，920度，1个大气压下的湿法氧化。语句如下：
9
接着，淀积一个厚度为0.05um 的铝层。
最后，刻蚀 x=0.25um 右边的铝层。
之后形成的结构如图9所示：
图9 铝刻蚀
2.14 获取器件参数 这一部分，提取这半个 NMOS 结构的一些期间参数，这些参数包括： （1）S/D 结结深 （2）阈值电压 （3）沟道表面掺杂浓度 （4）薄层电阻
10
计算结深的语句如下：
淀积以后得到的图形如图6所示。 2.11 侧墙氧化隔离的形成 为了形成氧化隔离，必须进行干法刻蚀。刻蚀厚度为0.12um。语句如下：
刻蚀以后得到的图形如图7所示。
7
图Hale Waihona Puke 6 隔离氧化层的淀积图 7 隔离氧化层的淀积
8
2.12 源/漏极注入和退火 通过注入砷进行源漏的注入，这会形成晶体管的 N+源漏。 源漏注入砷的剂量为2.5×1015cm-3，注入能量为30kev。语句如下：
仿真得到的结果如图10所示：
图10 结深的仿真结果 测量沟道阈值电压的语句如下：
仿真得到的结果如图11所示：
图11 阈值电压的仿真结果 测量 N++源漏极薄层电阻的语句如下：
仿真的得到的结果如图12所示：
图12 N++源漏极薄层电阻的仿真结果
11
测量沟道表面掺杂浓度的语句如下：
仿真得到的结果如图13所示：
图13 沟道表面掺杂浓度的仿真结果 2.15 半个 NMOS 结构的镜像 前面构建了半个 NMOS 结构，要得到完整的结构，只需要做一个镜像。语句如下：
整个 NMOS 的结构图如图14所示：
图14
nmos 仿真结果
12
2.16 电极的确定 为了使器件仿真器 ATLAS 实现偏置，要对 NMOS 器件的电极进行标注。 electrode name=gate x=0.6 对栅极标注； 对源极标注； 对漏极标注；
图 15 NMOS 输出特性曲线
13
图 16
2.19 NMOS 的转移特性曲线 转移特性曲线如图 17 所示：
图 17 转移特性曲线
14
2.20 提取 NMOS 的阈值电压、 值和 nsubvt 值 语句如下：
仿真得到的结果如下：
2.21 测量 NMOS 的沟道长度
图 20 测量 NMOS 管沟道长度图 可以得到，零偏压下的有效沟道长度为 0.9um。
extract name="gateox" thickness oxide mat.occno=1 x.val=0.3 implant boron dose=3e12 energy=15 pearson depo poly thick=0.25 divi=10 etch poly left p1.x=0.45 method fermi compress diffuse time=3 temp=920 weto2 press=1.0 implant phosphor dose=2.0e13 energy=15 pearson depo oxide thick=0.120 divisions=8 etch oxide dry thick=0.120 implant arsenic dose=2.5e15 energy=30 pearson method fermi compress diffuse time=1 temp=900 nitro press=1.0 # pattern s/d contact metal etch oxide left p1.x=0.3 deposit alumin thick=0.05 divi=2 etch alumin right p1.x=0.25 # Extract design parameters # extract final S/D Xj extract name="nxj" xj silicon mat.occno=1 x.val=0.1 junc.occno=1 # extract the N++ regions sheet resistance
氧化之后得到的图形如图4所示：
5
图4 多晶硅氧化之后得到的氧化层
2.9 多晶硅掺杂 在多晶硅氧化后，接下来要做的是对多晶硅掺磷，以形成 N+多晶硅栅。这里，磷的使 用剂量为2.0×1013cm-2，能量为15Kev。语句如下：
得到的磷杂质浓度分布图如图5所示：
6
图5
磷杂质浓度分布图
2.10 侧墙隔离氧化层淀积 在源极和漏极植入之前，需要进行侧墙隔离氧化层的淀积。淀积的厚度为0.12um。
源漏极注入以后要进行快速退火工艺，条件是：氮气气氛，900度，1个大气压，1分钟。
之后得到的结构如图8所示：
图8 2.13 金属化
源漏极注入之后得到的结构浓度分布图
在形成源漏区域以后，下个工艺步骤是金属化。金属化工艺步骤首先是在源漏区域形 成接触孔窗口。为了在源漏区域形成窗口，将氧化层在 x=0.3um 的位置刻蚀到左边。
图1 2.2 定义初始衬底
初始化网格
初始衬底材料为 Silicon，晶向为<100>。硅衬底掺杂杂质为 Boron，设置背景掺杂浓 度为4.0×1014atom/cm3，选择 space.mul=2。初始化信息如下：
3
2.3 栅氧化 在硅片表面生长一层栅氧化层，工艺条件为910度下干氧氧化12分钟，环境为3%的 HCL，一个大气压。语句如下：
15
三、仿真结果总结
3.1 NMOS 器件结构
图 21 NMOS 结构图 3.2 沟道长度 零偏压下的有效沟道长度为 0.9um，符合题目要求。
3.3 阈值电压 如前面 2.14 中所述，仿真得到的阈值电压为 0.734106 V。 控制阈值电压的三种方法： 1．阈值电压可以通过将离子注入沟道区来加以调整。带负电的硼受主增加沟道内 掺杂的水平，沟道内电阻变小，因此阈值电压随之增加。
19
第二部分 选做题目 PNP 管特性仿真 一、PNP 管的共射极输出特性曲线
图 25 输出特性曲线
二、Gummel 曲线
如图 26 所示。
三、PNP 管的结构图
如图 27 所示。
20
图 26
图 27 PNP 管结构图
21
附录一：NMOS 特性仿真程序：
go athena line x loc=0.0 spac=0.1 line x loc=0.2 spac=0.04 line x loc=0.4 spac=0.04 line x loc=1.0 spac=0.01 line y loc=0.0 spac=0.02 line y loc=0.2 spac=0.05 l ine y loc=0.6 spac=0.05 line y loc=1.0 spac=0.15 init silicon c.boron=4e14 orientation=100 temp=910 dryo2 press=1.00 hcl.pc=3 space.mul=2 diffus time=12
2013-2014 学年第（二）学期
EDA 课程设计专题实践报告
班 学 姓 成
级： 号： 名： 绩：
电科 1104 班 1110940405 孙培原
2014 年 6 月 22 日
1
NMOS 管的 Silvaco TCAD 模拟仿真
一、设计要求
1 必做题目： 1、使用 SILVACO 软件设计一个 NMOS 管，要求沟道长度不小于 0.8 微米，阈值电压在 -0.5v 至 1V 之间，要说明在工艺中如何调整阈值电压并在模拟结果中有所体现。 2、工艺模拟过程要求提取 S/D 结结深、阈值电压、沟道表面掺杂浓度、S/D 区薄层电 阻等参数。 3、进行器件模拟，要求得到 NMOS 输出特性曲线族以及特定漏极电压下的转移特性曲 线，并从中提取 MOS 管的阈值电压和 值。 4、分析各关键工艺步骤对器件性能的影响。
2 选做题目： 1、使用 SILVACO 软件设计一个 PNP 管，进行相应的工艺模拟与器件模拟，要求输出 Gummel 曲线及 IC——VCE 特性曲线，并调整相关参数，观察并分析各关键工艺步骤对晶体 管性能的影响。
2
二、设计步骤
2.1 初始化网格 定义初始网格，网格中节点的数量将直接影响仿真的精度和时间，在 X 方向网格定义 为0~1.0，Y 方向网格定义为0~1.0。最终将在 1.0um×1.0um 的区域内建立非均匀网格。 如 图1所示：
16
2． 通过扩散工艺改变栅极氧化层厚度， 随着栅极氧化层厚度的增加， N 沟道 MOSFET 的阈值电压变得更大，对于一固定得栅极电压而言，栅极氧化层可以降低电场强度。 3．选用适当的栅极材料也可以控制阈值电压 VT 的方法。 本次仿真通过改变硼的掺杂浓度可以调整阈值电压，例如当掺杂浓度变为 3×1011cm-3 时，得到的阈值电压仿真结果为-0.269139 V。